[發(fā)明專利]一種D類放大器的輸出級(jí)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201110086618.0
• 申請(qǐng)日: 2011-04-07
• 公開（公告）號(hào): CN102185569B
• 公開（公告）日: 2017-07-07
• 發(fā)明（設(shè)計(jì)）人: 吳杰
• 申請(qǐng)（專利權(quán)）人: 北京中星微電子有限公司
• 主分類號(hào): H03F3/217
• 分類號(hào): H03F3/217
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司11243
• 代理人: 黃燦,郭海彬

技術(shù)領(lǐng)域

本發(fā)明涉及電路領(lǐng)域中的功率放大器，特別是涉及一種D類放大器的輸出級(jí)電路。

背景技術(shù)

功率放大器，是利用三極管的放大作用，將電源的功率轉(zhuǎn)換為按照輸入信號(hào)變化的電流。三極管的放大作用的原理為：三極管的集電極電流永遠(yuǎn)是基極電流的β倍，β是三極管的交流放大倍數(shù)，應(yīng)用這一點(diǎn)，若將小信號(hào)注入基極，則集電極流過的電流會(huì)等于基極電流的β倍，然后將這個(gè)信號(hào)用隔直電容隔離出來，就得到了電流(或電壓)是原先的β倍的大信號(hào)。利用三極管的這種放大作用。經(jīng)過不斷的電流及電壓放大，就完成了功率放大。

D類放大器，是通過控制開關(guān)單元的ON/OFF，驅(qū)動(dòng)揚(yáng)聲器的放大器。目前，在互補(bǔ)金屬氧化物半導(dǎo)體制造工藝中，D類功率放大器的輸出級(jí)電路采用一個(gè)NMOS(N溝道金屬氧化物半導(dǎo)體三極管)和一個(gè)PMOS(P溝道金屬氧化物半導(dǎo)體三極管)組成，其柵極電壓由VSS(接地點(diǎn))，VDD(工作電壓)的數(shù)字信號(hào)驅(qū)動(dòng)；為了達(dá)到設(shè)計(jì)要求的輸出功率，輸出級(jí)電路的導(dǎo)通電阻必需很小，因此輸出級(jí)電路需要很大的芯片面積，經(jīng)濟(jì)成本高。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種D類放大器的輸出級(jí)電路，能夠減小輸出級(jí)電路的芯片面積，降低D類放大器的成本。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種D類放大器的輸出級(jí)電路，包括：

零閾值NMOS，所述零閾值NMOS的源極接地；

零閾值PMOS，所述零閾值PMOS的漏極連接所述零閾值NMOS的漏極，形成輸出端；

第一控制電路，連接所述零閾值NMOS的柵極，用于：根據(jù)第一時(shí)鐘控制信號(hào)，提供第一正電壓，使所述零閾值NMOS截止；根據(jù)所述第一時(shí)鐘控制信號(hào)，提供負(fù)電壓，使所述零閾值NMOS導(dǎo)通；

第二控制電路，連接所述零閾值PMOS的柵極，用于：根據(jù)第二時(shí)鐘控制信號(hào)，提供低于電源電壓的第二正電壓，使所述零閾值PMOS導(dǎo)通；根據(jù)所述第二時(shí)鐘控制信號(hào)，提供高于所述電源電壓的第三正電壓，使所述零閾值PMOS截止。

優(yōu)選地，上述的輸出級(jí)電路中，所述第一控制電路包括：

第一電壓輸入端，用于輸入第一設(shè)定電壓；

第一信號(hào)輸入端，用于輸入所述第一時(shí)鐘控制信號(hào)；

PMOS，所述PMOS的柵極連接所述第一信號(hào)輸入端，所述PMOS的漏極連接所述第一電壓輸入端，所述PMOS的源極連接所述零閾值NMOS的柵極；

所述PMOS的柵極通過第一反相器和第一電容連接所述零閾值NMOS的柵極。

優(yōu)選地，上述的輸出級(jí)電路中，所述第一信號(hào)輸入端與所述PMOS的柵極之間設(shè)置有第一緩沖器。

優(yōu)選地，上述的輸出級(jí)電路中，所述第一設(shè)定電壓為2.5V。

優(yōu)選地，上述的輸出級(jí)電路中，所述第二控制電路包括：

第二電壓輸入端，用于輸入第二設(shè)定電壓；

第二信號(hào)輸入端，用于輸入所述第二時(shí)鐘控制信號(hào)；

NMOS，所述NMOS的柵極連接所述第二信號(hào)輸入端，所述NMOS的源極連接所述第二電壓輸入端，所述NMOS的漏極連接所述零閾值PMOS的柵極；

所述NMOS的柵極通過第二反相器和第二電容連接所述零閾值PMOS的柵極。

優(yōu)選地，上述的輸出級(jí)電路中，所述第二信號(hào)輸入端與所述NMOS的柵極之間設(shè)置有第二緩沖器。

優(yōu)選地，上述的輸出級(jí)電路中，所述第二設(shè)定電壓為0.5V。

本發(fā)明存在以下技術(shù)效果：

1)本發(fā)明使用Native MOSFET作為D類功率放大器的輸出級(jí)器件，從而用小的面積實(shí)現(xiàn)相同要求的導(dǎo)通電阻，相對(duì)于普通MOS而言，大大減小了芯片面積，降低了成本。如果采用相同的芯片面積，那么本發(fā)明可以提高D類功率放大器的輸出功率。

2)本發(fā)明第一控制電路能產(chǎn)生一個(gè)負(fù)電壓關(guān)斷Native NMOSFET，設(shè)計(jì)簡(jiǎn)單，容易實(shí)現(xiàn)，節(jié)約成本。

3)本發(fā)明第二控制電路能產(chǎn)生一個(gè)高于電源電壓關(guān)斷Native PMOSFET。，設(shè)計(jì)簡(jiǎn)單，容易實(shí)現(xiàn)，節(jié)約成本。

附圖說明

圖1為本發(fā)明實(shí)施例提供的D類放大器的輸出級(jí)電路的結(jié)構(gòu)圖；

圖2為本發(fā)明實(shí)施例提供的第一、第二控制電路的結(jié)構(gòu)圖；

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)具體實(shí)施例進(jìn)行詳細(xì)描述。

圖1為本發(fā)明實(shí)施例提供的D類放大器的輸出級(jí)電路的結(jié)構(gòu)圖，如圖1所示，D類放大器的輸出級(jí)電路包括：