[發明專利]一種用于USB物理層接口芯片的全端口保護電路

有效

• 申請號: 201110078101.7
• 申請日: 2011-03-30
• 公開（公告）號: CN102723705A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 鞠建宏;郝躍國
• 申請（專利權）人: 帝奧微電子有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 上海宏威知識產權代理有限公司 31250
• 代理人: 金利琴

技術領域

本發明涉及一種全端口的電壓過壓保護電路，更特別地說，是適合用于USB物理層接口芯片的集成電路。

背景技術

在采用CMOS結構來設計的USB模擬開關中，正常工作情況下輸入輸出口(如圖1A、圖1B中I/O_1或I/O_2)的電壓比電源電壓(VCC)要低，這樣可以保證圖中PMOS的兩個寄生二極管處于反向截止狀態。如果在帶電情況下，輸入輸出口(I/O_1或I/O_2)的電壓比電源電壓要高，或者在掉電即沒有電源電壓的情況下，輸入輸出口仍然有較大的電壓，此時PMOS的寄生二極管就會處于正向導通狀態，即有很大的漏電流通過這兩個寄生二極管流出，這是不能被接受的，因此需要有特殊的保護電路來防止這種情況的發生。

對這種保護電路的要求在于：

1、???????需要對輸入輸出口的電壓和電源電壓進行比較，從其中選出較高的一個作為CMOS開關中PMOS的襯底N阱（n-well）偏置電壓。

2、???????這種保護應該是對兩個輸入輸出端口（I/O_1或I/O_2)都是有效的，就是說，任意一個輸入輸出端口出現了過壓，保護電路都應該起作用。

這里對兩個電壓信號進行比較的電路時這種保護電路的核心。一項專利號為5，767，733的美國專利提出了如圖2的解決辦法。用一對交叉耦合的PMOS在兩個輸入輸出口A和B之間比較之后選擇出兩者中較高的電壓，用以偏置PMOS開關里面PMOS管的N阱(n-well)。這種辦法的最大缺點在于，當輸入輸出口的電壓和電源電壓沒有明顯區別的時候，在這種情況下仍然會導致很大的漏電流。

發明內容

???由于現有技術存在的上述問題，本發明提出一種用于USB物理層接口芯片的全端口保護電路，其可有效地解決上述問題。?

為了實現上述目的，本發明采用了以下技術方案：

本發明提出一種用于USB物理層接口芯片的全端口保護電路，包括第一、第二和第三過壓保護子電路，第一輸入端電壓和一電源電壓輸入到第一過壓保護子電路，經該第一過壓保護子電路比較后輸出得到一第一電壓；電源電壓同時和第二輸入端電壓輸入到第二過壓保護子電路，經第二過壓保護子電路比較后輸出得到一第二電壓；將第一電壓和第二電壓輸入到第三過壓保護子電路，經該第三過壓保護子電路比較后輸出得到一最高電壓。

作為本發明的進一步特征，過壓保護子電路包括第一、第二、第三P型場效應管和一個N型場效應管，第一P型場效應管的源極和第三P型場效應管的源極相連后與第一USB模擬開關的信號輸入端相連，且第一P型場效應管的柵極與電源電壓相連，漏極同時與其本身的襯底和USB模擬開關的信號輸出端相連；第二P型場效應管的柵極同時與第三P型場效應管、N型場效應管的漏極相連，且其源極與第二USB模擬開關的信號輸入端相連，漏極同時與其本身的襯底和所述信號輸出端相連；第三P型場效應管的柵極與第二USB模擬開關的信號輸入端相連，且其襯底與信號輸出端相連；N型場效應管的柵極與第二USB模擬開關的信號輸入端相連，且其源極與其本身的襯底相連。

由于采用以上技術方案，本發明的用于USB物理層接口芯片的全端口保護電路可以在任何的輸入輸出口電壓和電源電壓情況下為CMOS開關中的PMOS里面的N阱提供正確的偏置電壓，而不會發生因寄生二極管開啟而引起的漏電流。

附圖說明

???圖1A、B為采用CMOS結構的USB模擬開關線路圖；

???圖2為采用美國專利5，,767,733解決的電路圖；

???圖3為本發明的全端口保護電路與模擬開關的關系示意圖；

???圖4為本發明的全端口保護電路的框圖；

???圖5為本發明的過壓保護子電路。

具體實施方式

????下面根據附圖和具體實施例對本發明作進一步說明：

如圖3和4所示，一種用于USB物理層接口芯片的全端口保護電路，包括第一、第二和第三過壓保護子電路，第一輸入端I/O_1電壓和一電源電壓VCC輸入到第一過壓保護子電路，經該第一過壓保護子電路比較后輸出得到一第一電壓Vmax1；電源電壓VCC同時和第二輸入端I/O_2電壓輸入到第二過壓保護子電路，經第二過壓保護子電路比較后輸出得到一第二電壓Vmax2；將第一電壓Vmax1和第二電壓Vmax2輸入到第三過壓保護子電路，經該第三過壓保護子電路比較后輸出得到一最高電壓Vbulk,這個Vbulk被輸送出去作為模擬開關中P型場效應管的襯底電位。