[發明專利]形成鍺硅溝道以及PMOS晶體管的方法有效
| 申請號: | 201110076009.7 | 申請日: | 2011-03-28 |
| 公開(公告)號: | CN102709162A | 公開(公告)日: | 2012-10-03 |
| 發明(設計)人: | 吳兵;盧炯平;何永根 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/266 | 分類號: | H01L21/266;H01L21/336 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 溝道 以及 pmos 晶體管 方法 | ||
1.一種形成鍺硅溝道的方法,其特征在于,包括:
提供基底,所述基底為硅基底或絕緣體上硅基底,所述基底上形成有淺溝槽隔離結構,相鄰的淺溝槽隔離結構之間為有源區域,所述有源區域包括源極區域、漏極區域以及溝道區域;
對所述溝道區域進行鍺等離子體摻雜形成鍺硅溝道。
2.如權利要求1所述的形成鍺硅溝道的方法,其特征在于,在對所述溝道區域進行鍺等離子體摻雜形成鍺硅溝道步驟中,還包括對所述源極區域和漏極區域進行鍺等離子體摻雜,形成鍺硅源極區域和鍺硅漏極區域。
3.如權利要求1所述的形成鍺硅溝道的方法,其特征在于,所述鍺硅溝道的厚度為5~8nm。
4.如權利要求1所述的形成鍺硅溝道的方法,其特征在于,還包括:在鍺硅溝道上形成硅層,厚度范圍3~5nm。
5.如權利要求1~4任一項所述的形成鍺硅溝道的方法,其特征在于,所述鍺等離子體的摻雜劑量為:9~90E15atoms/cm2。
6.如權利要求1所述的形成鍺硅溝道的方法,其特征在于,所述硅基底或絕緣體上硅的晶面指數為(110)。
7.如權利要求2所述的形成鍺硅溝道的方法,其特征在于,對所述溝道區域進行鍺等離子體摻雜形成鍺硅溝道,對所述源極區域和漏極區域進行鍺等離子體摻雜,形成鍺硅源極區域和鍺硅漏極區域包括:
在所述基底表面形成掩膜層;
圖形化所述掩膜層,暴露出所述有源區域;
以所述圖形化的掩膜層為掩膜,對所述基底的有源區域進行鍺等離子體摻雜,在所述溝道區域形成鍺硅溝道,在所述源極區域和漏極區域形成鍺硅源極區域和鍺硅漏極區域。
8.一種形成PMOS晶體管的方法,其特征在于,包括:
利用權利要求1~7任一項所述的方法形成鍺硅溝道;
在所述鍺硅溝道上依次形成柵介質層和柵極;
對所述基底中的源極區域和漏極區域進行P型離子注入,形成源極和漏極。
9.如權利要求8所述的形成PMOS晶體管的方法,其特征在于,形成柵介質層和柵極之后、形成源極和漏極之前還包括:
對所述基底進行輕摻雜P型離子注入,形成輕摻雜源延伸區和輕摻雜漏延伸區,所述輕摻雜源延伸區和輕摻雜漏延伸區位于鍺硅溝道兩側、分別與源極區域和漏極區域相接。
10.如權利要求9所述的形成PMOS晶體管的方法,其特征在于,在形成輕摻雜源延伸區和輕摻雜漏延伸區之后,形成源極和漏極之前還包括:
在柵介質層和柵極周圍形成側墻。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110076009.7/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





