[發(fā)明專利]具有與邏輯電路電源電壓不同的存儲(chǔ)器分立電源電壓的集成電路有效
| 申請?zhí)枺?/td> | 201110065881.1 | 申請日： | 2006-06-30 |
| 公開（公告）號： | CN102157188A | 公開（公告）日： | 2011-08-17 |
| 發(fā)明（設(shè)計(jì)）人： | 布萊恩·J·卡姆普貝爾;溫森特·R·萬卡納爾;格萊格里·S·斯柯特;斯里巴蘭·森薩納姆;丹尼爾·C·穆雷 | 申請（專利權(quán)）人： | 蘋果公司 |
| 主分類號： | G11C5/14 | 分類號： | G11C5/14 |
| 代理公司： | 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038 | 代理人： | 鮑進(jìn) |
| 地址： | 美國加*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 邏輯電路 電源 電壓 不同 存儲(chǔ)器 分立 集成電路 | ||
1.一種集成電路，包括：
由第一電源電壓供電的至少一個(gè)邏輯電路；以及
被耦合到邏輯電路并由第二電源電壓供電的至少一個(gè)存儲(chǔ)器電路，
其中，該存儲(chǔ)器電路被配置為即使在使用期間第一電源電壓小于第二電源電壓，也響應(yīng)邏輯電路而被讀和寫。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，存儲(chǔ)器電路包括由第二電源電壓供電的第一存儲(chǔ)器單元和由第二電源電壓供電的字線驅(qū)動(dòng)器電路，其中第一存儲(chǔ)器單元被耦合為接收來自字線驅(qū)動(dòng)器電路的字線以激活第一存儲(chǔ)器單元以供訪問，并且存儲(chǔ)器電路還包括由第二電源電壓供電的電平移動(dòng)器電路，其中電平移動(dòng)器電路被耦合為從邏輯電路接收輸入信號并將輸入信號從第一電源電壓電平移動(dòng)到第二電源電壓，并且電平移動(dòng)器電路被耦合為將被電平移動(dòng)過的信號供給到字線驅(qū)動(dòng)器電路。
3.根據(jù)權(quán)利要求2所述的集成電路，其中，輸入信號包括時(shí)鐘信號，字線驅(qū)動(dòng)器電路包括動(dòng)態(tài)邏輯電路，并且時(shí)鐘信號觸發(fā)動(dòng)態(tài)邏輯電路的預(yù)充電。
4.根據(jù)權(quán)利要求3所述的集成電路，其中，字線驅(qū)動(dòng)器電路還被耦合為接收一個(gè)或更多個(gè)沒有被電平移動(dòng)的附加輸入信號。
5.根據(jù)權(quán)利要求2所述的集成電路，其中，存儲(chǔ)器電路還包括位線預(yù)充電電路，該位線預(yù)充電電路被配置為將一對位線預(yù)充電以準(zhǔn)備讀操作，并且位線預(yù)充電電路由第一電源電壓供電。
6.根據(jù)權(quán)利要求5所述的集成電路，其中，存儲(chǔ)器電路還包括位線保持電路，該位線保持電路被配置為在不工作期間保持所述一對位線上的預(yù)充電，并且位線保持電路由第一電源電壓供電。
7.一種方法，包括以下步驟：
邏輯電路讀取存儲(chǔ)器單元，該邏輯電路由第一電源電壓供電；以及
存儲(chǔ)器單元使用參考第一電源電壓的信號來響應(yīng)讀操作，
其中，存儲(chǔ)器單元在使用期間由大于第一電源電壓的第二電源電壓供電。
8.根據(jù)權(quán)利要求7所述的方法，還包括：
邏輯電路使用參考第一電源電壓的信號來寫存儲(chǔ)器單元；以及
存儲(chǔ)器單元存儲(chǔ)來自邏輯電路的寫數(shù)據(jù)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于蘋果公司，未經(jīng)蘋果公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110065881.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
