[發(fā)明專利]包括常數(shù)調(diào)整電路的半導(dǎo)體集成電路

無效

• 申請?zhí)枺?/td>: 201110059280.X
• 申請日: 2011-03-09
• 公開（公告）號: CN102195612A
• 公開（公告）日: 2011-09-21
• 發(fā)明（設(shè)計）人: 岡芳孝
• 申請（專利權(quán)）人: 瑞薩電子株式會社
• 主分類號: H03H11/04
• 分類號: H03H11/04
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 孫志湧;穆德駿

1.一種半導(dǎo)體集成電路，包括：

積分電路，所述積分電路包括可變電阻、積分電容和放大器；

開關(guān)電容器，所述開關(guān)電容器與所述可變電阻并聯(lián)地和所述放大器連接；以及

調(diào)整電路，所述調(diào)整電路被配置成調(diào)整所述可變電阻的電阻值，

其中，所述積分電路基于第一時間常數(shù)以及第二時間常數(shù)來產(chǎn)生電壓的控制信號，其中所述第一時間常數(shù)基于所述可變電阻的電阻值和所述積分電容的電容值來確定，所述第二時間常數(shù)基于所述開關(guān)電容器的電容值和所述積分電容的電容值來確定，以及

其中，所述調(diào)整電路基于所述控制信號來調(diào)整所述可變電阻的電阻值。

2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其中，所述調(diào)整電路包括被配置成控制電阻值的計數(shù)器，

其中，所述積分電路包括：

確定部，所述確定部被配置成確定所述第一時間常數(shù)和所述第二時間常數(shù)的關(guān)系以輸出控制信號；以及

存儲部，所述存儲部被配置成響應(yīng)于控制信號來存儲所述可變電阻值的校正結(jié)果。

3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述調(diào)整電路還包括：

選擇電路，所述選擇電路被布置在所述可變電阻的前級中，并且被配置成輸出所述計數(shù)器的計數(shù)器輸出信號和所述存儲部中存儲的所述校正結(jié)果中的一個。

4.如權(quán)利要求3所述的半導(dǎo)體集成電路，其中，所述調(diào)整電路還包括：

開關(guān)，所述開關(guān)被配置成響應(yīng)于來自所述選擇電路的選擇電路輸出信號來切換所述可變電阻的電阻值；以及

解碼器，所述解碼器被配置成將所述選擇電路的輸出信號轉(zhuǎn)換成用于控制所述開關(guān)的信號。

5.如權(quán)利要求2至4中的任一項所述的半導(dǎo)體集成電路，其中，所述存儲部包括非易失性快閃存儲器。

6.一種調(diào)整積分電路的可變電阻元件的電阻值的方法，所述積分電路包括可變電阻、積分電容和放大器，所述方法包括：

基于第一時間常數(shù)將電荷注入到所述積分電容中，其中所述第一時間常數(shù)基于所述可變電阻的電阻值和所述電容的電容值來確定；

將與所述放大器的連接從所述可變電阻元件切換到開關(guān)電容器；

基于第二時間常數(shù)來排出存儲在所述電容中的電荷，其中所述第二時間常數(shù)基于所述開關(guān)電容器的電容值和所述電容的所述電容值來確定；以及

在排出電荷之后，基于所述電容元件的電壓來設(shè)置所述可變電阻的電阻值。

7.如權(quán)利要求6所述的方法，其中，所述設(shè)置包括：

當所述電容元件的電壓極性被反相時，產(chǎn)生控制信號；

響應(yīng)于控制信號，將校正結(jié)果存儲在存儲單元中；以及

調(diào)整所述可變電阻元件的可變電阻值，直到校正結(jié)果被存儲。