[發明專利]移位寄存器電路

有效

• 申請號: 201110052352.8
• 申請日: 2011-03-02
• 公開（公告）號: CN102270509A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 楊欲忠;陳勇志
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/20
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;祁建國

技術領域

本發明涉及一種移位寄存器電路，尤指一種可縮短柵極信號下拉時間的移位寄存器電路。

背景技術

液晶顯示裝置(Liquid?Crystal?Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理利用改變液晶層兩端的電壓差來改變液晶層內的液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模塊所提供的光源以顯示影像。一般而言，液晶顯示裝置包含多像素單元、源極驅動器以及移位寄存器電路。源極驅動器用來提供多數據信號至多像素單元。移位寄存器電路包含多級移位寄存器以產生多柵極信號饋入多像素單元，據以控制多數據信號的寫入運作。因此，移位寄存器電路即為控制數據信號寫入操作的關鍵性元件。

然而，在公知移位寄存器電路的運作中，每一級移位寄存器所提供的柵極信號并無法隨著系統時鐘脈沖的電位切換而由高電位電壓快速下降至低電位電壓，如此會縮短像素單元的有效充電時間，故像素單元的充電率就難以提升。若為提升像素單元的充電率而將每一級移位寄存器的驅動晶體管尺寸加大，則整體功率消耗會隨之大幅增加。尤其若為降低液晶顯示裝置的制造成本而將移位寄存器電路整合于包含像素陣列的顯示面板上，亦即基于GOA(Gate-driver?On?Array)架構將移位寄存器電路的多級移位寄存器配合多柵極線而依序設置于顯示面板的相當狹長的邊框區域，則需提供較大面積的邊框區域以設置具大尺寸驅動晶體管的多級移位寄存器。

發明內容

依據本發明的實施例，本發明公開一種移位寄存器電路，用以提供多柵極信號至多柵極線。此種移位寄存器電路包含多級移位寄存器，這些級移位寄存器的第N級移位寄存器包含驅動單元、輸入單元、驅動調整單元、以及下拉單元。

電連接于第N柵極線的驅動單元用來根據系統時鐘脈沖與第N驅動控制電壓以輸出第N柵極信號，其中第N柵極線用以傳輸第N柵極信號。電連接于驅動單元的輸入單元用來根據輸入控制信號與第一輸入信號以輸出第N驅動控制電壓。電連接于驅動單元與輸入單元的驅動調整單元用來根據第二輸入信號與第三輸入信號以調整第N驅動控制電壓。電連接于輸入單元與第N柵極線的下拉單元用來根據第四輸入信號以下拉第N柵極信號與第N驅動控制電壓。第一輸入信號可為第(N-2)柵極信號，第二輸入信號可為系統時鐘脈沖或第N柵極信號，第三輸入信號可為第(N-1)驅動控制電壓，第四輸入信號可為第(N+2)柵極信號。

附圖說明

圖1為本發明第一實施例的移位寄存器電路的示意圖；

圖2為圖1所示的移位寄存器電路的工作相關信號波形示意圖，其中橫軸為時間軸；

圖3為本發明第二實施例的移位寄存器電路的示意圖；

圖4為本發明第三實施例的移位寄存器電路的示意圖；

圖5為本發明第四實施例的移位寄存器電路的示意圖；

圖6為本發明第五實施例的移位寄存器電路的示意圖；

圖7為本發明第六實施例的移位寄存器電路的示意圖。

其中，附圖標記

100、200、300、400、500、600????移位寄存器電路

111、211、311、411、511、611????第(N-2)級移位寄存器

112、212、312、412、512、612????第(N-1)級移位寄存器

113、213、313、413、513、613????第N級移位寄存器

114、214、314、414、514、614????第(N+1)級移位寄存器

115、215、315、415、515、615????第(N+2)級移位寄存器

120?????????????????????????????輸入單元

121?????????????????????????????第十七晶體管

125?????????????????????????????輸入控制單元

126?????????????????????????????第十八晶體管

130?????????????????????????????驅動單元

131?????????????????????????????第十六晶體管

135、235、335、435、535、635????驅動調整單元

136、236、336、436、536、636????第一晶體管