[發(fā)明專(zhuān)利]控制電壓生成電路和具有其的非易失性存儲(chǔ)設(shè)備

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110051972.X
• 申請(qǐng)日: 2011-03-04
• 公開(kāi)（公告）號(hào): CN102194520A
• 公開(kāi)（公告）日: 2011-09-21
• 發(fā)明（設(shè)計(jì)）人: 中島智惠子;浪瀬智博;椎本恒則
• 申請(qǐng)（專(zhuān)利權(quán)）人: 索尼公司
• 主分類(lèi)號(hào): G11C16/06
• 分類(lèi)號(hào): G11C16/06;G11C16/34
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 周少杰

技術(shù)領(lǐng)域

本發(fā)明涉及控制電壓生成電路和具有該控制電壓生成電路的非易失性存儲(chǔ)設(shè)備，更具體地，涉及用于生成提供到連接在位線(xiàn)和感測(cè)傳感器之間的箝位晶體管的柵極的控制電壓的控制電壓生成電路、以及具有該控制電壓生成電路的非易失性存儲(chǔ)設(shè)備。

背景技術(shù)

能夠高速操作的高密度DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)廣泛用于如計(jì)算機(jī)的信息設(shè)備。然而，DRAM的制造工藝比用于電子設(shè)備的普通邏輯電路和信號(hào)處理電路的制造工藝更復(fù)雜，因此導(dǎo)致高的制造成本。此外，DRAM要求頻率刷新周期，因?yàn)樗窃谝瞥娫磿r(shí)丟失其信息的易失性存儲(chǔ)器。

因此，廣泛使用非易失性半導(dǎo)體存儲(chǔ)設(shè)備(非易失性存儲(chǔ)設(shè)備)，其即使在移除電源時(shí)也不丟失其信息。已知的非易失性存儲(chǔ)設(shè)備有閃存、FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)和MRAM(磁阻隨機(jī)存取存儲(chǔ)器)。MRAM是電阻改變非易失性存儲(chǔ)設(shè)備，其例如由于可能用于更高速度的操作而正吸引注意力。

另一方面，已經(jīng)提出一種新的類(lèi)型的非易失性存儲(chǔ)設(shè)備作為電阻改變非易失性存儲(chǔ)設(shè)備，其優(yōu)點(diǎn)在于克服了存儲(chǔ)器單元的微加工的限制。該非易失性存儲(chǔ)設(shè)備中的存儲(chǔ)器單元具有離子導(dǎo)體，其包含包夾在兩個(gè)電極之間的特定金屬。兩個(gè)電極之一包含離子導(dǎo)體中包含的金屬。當(dāng)電壓施加在兩個(gè)電極之間時(shí)，電極中包含的金屬以離子形式在離子導(dǎo)體中擴(kuò)散，改變離子導(dǎo)體的電特性(如電阻)(見(jiàn)JP-T-2002-536840，以下稱(chēng)為專(zhuān)利文獻(xiàn)1)。

順帶提及，在非易失性存儲(chǔ)設(shè)備中，通過(guò)利用感測(cè)放大器放大從存儲(chǔ)器單元讀到位線(xiàn)的信號(hào)，從存儲(chǔ)器單元讀取數(shù)據(jù)。在感測(cè)放大器和位線(xiàn)之間提供箝位晶體管以調(diào)整位線(xiàn)電壓。將控制電壓從控制電壓生成電路提供到箝位晶體管的柵極以從存儲(chǔ)器單元讀取數(shù)據(jù)。這調(diào)整了位線(xiàn)電壓(參考專(zhuān)利文獻(xiàn)1)。

這里將給出適于從存儲(chǔ)器單元讀取數(shù)據(jù)的數(shù)據(jù)讀取電路的配置的具體描述。圖10圖示現(xiàn)有非易失性存儲(chǔ)設(shè)備的數(shù)據(jù)讀取電路的配置。

如圖10所示，數(shù)據(jù)讀取電路包括控制電壓生成電路51、感測(cè)放大器52、箝位晶體管QN51和QN52、列選擇晶體管QN53和QN54、以及參考單元RC。

一個(gè)列選擇晶體管QN53連接在箝位晶體管QN51和位線(xiàn)BL之間，以便經(jīng)由箝位晶體管QN51將相當(dāng)于作為目標(biāo)存儲(chǔ)器單元在字線(xiàn)中選擇的存儲(chǔ)器單元MC中存儲(chǔ)的數(shù)據(jù)的信號(hào)讀取到感測(cè)放大器52中。

另一方面，另一列選擇晶體管QN54連接在箝位晶體管QN52和參考單元RC之間，以便經(jīng)由箝位晶體管QN52將相當(dāng)于參考單元RC中存儲(chǔ)的數(shù)據(jù)的信號(hào)讀取到感測(cè)放大器52中。

感測(cè)放大器52比較從存儲(chǔ)器單元MC讀取的信號(hào)和從參考單元RC讀取的信號(hào)，并且輸出相當(dāng)于比較結(jié)果的信號(hào)。這允許從存儲(chǔ)器單元MC讀取數(shù)據(jù)。要注意的是，感測(cè)放大器52包括運(yùn)算放大器OP52和二極管連接的PMOS晶體管QP53和QP54。

提供箝位晶體管QN51以將位線(xiàn)BL的電壓的增加保持為最小值。該箝位晶體管QN51將位線(xiàn)BL的電壓保持為這樣的電勢(shì)，其中在從存儲(chǔ)器單元MC讀取數(shù)據(jù)期間不重寫(xiě)存儲(chǔ)器單元MC中存儲(chǔ)的數(shù)據(jù)。

這里將給出控制電壓生成電路51的描述，該控制電壓生成電路51適于生成施加到箝位晶體管QN51的柵極以便控制位線(xiàn)BL的電壓的控制電壓。

控制電壓生成電路51包括參考電壓生成電路60和電壓轉(zhuǎn)換電路61。由參考電壓生成電路60生成的參考電壓Vref提供到電壓轉(zhuǎn)換電路61，其中生成相當(dāng)于參考電壓Vref的控制電壓Vcp。該控制電壓Vcp施加到箝位晶體管QN51的柵極。要注意，參考電壓Vref獨(dú)立于溫度和源電壓(source?voltage)的變化，并且參考電壓Vref例如包括BGR(頻帶間隙參考，Band?GapReference)電路。

電壓轉(zhuǎn)換電路61包括運(yùn)算放大器OP51、PMOS晶體管QP51和QP52以及電阻器R51和R52。參考電壓Vref提供到運(yùn)算放大器OP51的反向輸入端，并且其非反向輸入端連接到節(jié)點(diǎn)N51(PMOS晶體管QP51的漏極和電阻器R51的一端之間的連接節(jié)點(diǎn))。另一方面，源極電壓Vcc提供到PMOS晶體管QP51的源極，并且PMOS晶體管QP51的柵極連接到運(yùn)算放大器OP51的輸出端。電阻器R51的另一端連接到地。

因此，執(zhí)行反饋控制，使得節(jié)點(diǎn)N51的電壓變?yōu)榈扔趨⒖茧妷篤ref。流過(guò)電阻器R51的電流I51可以用下面的等式表示：

I51＝Vref/R51