[發明專利]互連結構的制作方法

無效

• 申請號: 201110051918.5
• 申請日: 2011-03-04
• 公開（公告）號: CN102655113A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 鮑宇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及一種集成電路器件制造工藝，尤其涉及一種互連線結構的制作方法。

背景技術

低介電常數(Low-K)的電介質被廣泛地被用于超大規模集成電路中，以減小寄生電容，多孔型Low-K材料被認為是應用45nm及以下集成電路的最有前景的材料。然而，超低介電常數(Ultra?Low-K，ULK)具有壓強小于3GPa的彈性模量，這一特性極大地影響了ULK/Cu互連的集成電路的性能。

致孔劑(Porous?Generator，Porogens)是用于在電介質中增加多孔率的物質，致孔劑經過一系列的去除工藝后在電介質中形成孔洞，從而降低電介質總的介電常數。含有致孔劑的ULK材質沉積于襯底上，繼續以紫外線(UV)照射工藝去除大部分致孔劑，從而形成多孔介質層。

最近，具有高彈性模量的Low-K材料已經初步研制成功，然而隨著Low-K材料的孔隙率不斷提高，甚至高于50％時，其K值的降低不可避免地導致機械強度隨之降低。

在制作互連結構過程中，在電介質層上方沉積導電材料以及進行化學機械研磨過程中，低介質常數的電介質層的機械強度低，常常因機械壓力導致坍塌、損壞，從而影響互連結構的性能。

發明內容

本發明要解決的技術問題是，提供一種提高互連結構中電介質層機械強度的方法，從而達到減小在制作過程中電介質層損壞率，提高互連結構性能的目的。

為解決上述問題，本發明提供一種互連結構的制作方法，包括以下步驟：

提供一襯底，在所述襯底上依次沉積形成阻擋層、低介電常數的介質層以及硬掩膜層，所述介質層中分布有致孔劑；

刻蝕形成至少一通槽，所述通槽包括第一通槽和第二通槽，所述第一通槽貫穿所述阻擋層和部分介質層，所述第二通槽貫穿部分介質層和硬掩膜層，所述第二通槽的截面寬度大于第一通槽的截面寬度；

對所述襯底進行第一次紫外線輻射，以去除所述介質層中第二通槽下方的介質層中的致孔劑；

沉積擴散阻擋層于所述通槽內表面及所述硬掩膜層表面，并沉積導電材料填充所述通槽中；

進行化學機械研磨，直至去除所述硬掩膜層；

對所述襯底進行第二次紫外線輻射，以去除所述介質層中剩余的致孔劑。

進一步的，所述第一次紫外線輻射的時間為1min～5min，溫度為200℃～300℃。所述第二次紫外線輻射的時間為1min～5min，溫度為200℃～300℃。

進一步的，所述阻擋層的材料為氮化硅、碳化硅、氮碳化硅其中一種或其組合。所述介質層的材料為碳摻雜氧化硅、介孔硅或有機聚合物多孔介質。所述硬掩膜層的材料為氧化硅。所述擴散阻擋層的材料為鉭，氮化鉭、鈦、氮化鈦其中一種或其組合。所述導電材料為銅、鋁、鎢其中一種或其組合。

綜上所述，本發明所述互連結構的制作方法，在形成通槽后對所述襯底進行第一次紫外線輻射，去除所述第二通槽下方介質層中的致孔劑，包括介質層中其余致孔劑，以在后續沉積導電材料及進行化學機械研磨過程中分擔機械壓力，從而提高所述介質層的機械強度，降低介質層的損壞率，提高性能。

附圖說明

圖1為本發明一實施例中所述互連結構制作方法的簡要流程示意圖。

圖2～圖8為本發明一實施例中所述互連結構制作方法的流程結構示意圖。

具體實施方式

為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護范圍內。

其次，本發明利用示意圖進行了詳細的表述，在詳述本發明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發明的限定。

在下面的說明中，描述了很多具體細節，諸如特定結構、部件、材料、尺寸、處理步驟和技術，以提供對本發明的理解。然而，本領域技術人員應該理解，可以在沒有這些具體細節的情況下實施本發明。在其他情況中，為了避免模糊本發明，沒有詳細描述公知的結構或處理步驟。應當理解為，當作為層、區域或襯底元件成為在另一元件“上”或“上方”時，其可以直接在另一元件上或者也可以存在中間元件。

在本發明中，所述互連結構的制作方法應用于后端(BEOL)工藝的單鑲嵌結構或雙鑲嵌結構。