[發明專利]一種異步數據讀寫控制方法、裝置及系統

無效

• 申請號: 201110051053.2
• 申請日: 2011-03-03
• 公開（公告）號: CN102654852A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 蔡寧寧;胡勝發
• 申請（專利權）人: 安凱(廣州）微電子技術有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

技術領域

本發明屬于芯片設計領域，尤其涉及一種異步數據讀寫控制方法、裝置及系統。

背景技術

在芯片設計中，通常涉及到芯片接口模塊的跨時鐘域數據讀寫過程，當以總線形式進行數據的雙向傳輸時，常常面臨到數據輸入輸出的讀、寫沖突，從而導致數據接收錯誤，因此，需要對異步傳輸數據進行讀寫控制。

現有的異步數據讀寫控制方法通常采用異步先入先出(First?Input?FirstOutput，FIFO)方式實現，在將雙口隨機存取存儲器(Random?Access?Memory，RAM)的地址進行格雷碼轉換后，通過判決地址的距離來判斷FIFO的空滿狀態，并將其作為跨時鐘域的握手信號。上述方法適用于大批量固定方向數據傳輸的情況，很好地隔離了不同的時鐘域，但其控制邏輯復雜，且當面臨到少量數據的傳輸需求時，上述方法需要的傳輸延遲時間較長，導致數據讀寫效率低下。

另一種針對少量異步數據進行讀寫控制的方法是直接采用總線握手的方式，其控制邏輯簡單，但在無法確定兩個時鐘頻率快慢關系時或者在兩個時鐘域內發生雙向數據傳輸時，為保證信號的穩定傳輸，雙端的同步控制邏輯的傳播延時非常大，否則就容易發生判決不清或者時鐘域隔離不干凈等情況，導致信號傳輸的不穩定。

以圖1所示的異步數據讀寫控制時序為例，其命令發起端為一個頻率為100MHz的中央處理器(Central?Processing?Unit，CPU)，命令接收端為一個頻率為30MHz的命令轉接口，其操作對象為一個頻率為30MHz的多媒體存儲卡(Multi?Media?Card，MMC)控制器，CPU通過命令轉接口向MMC控制器進行寄存器讀寫。容易看到，若直接采用總線握手的方式，當CPU發起讀命令，需要從地址為addrB的MMC控制器寄存器地址中讀取數據時，由于命令轉接口的時鐘域(slave_clk)與CPU的時鐘域(main_clk)不同，在CPU發起讀命令時，命令轉接口不處于其時鐘觸發狀態，因此無法觸發對該讀命令的采集動作，由此錯過了此次的數據讀取過程。

發明內容

本發明實施例的目的在于提供一種異步數據讀寫控制方法，旨在解決現有技術無法在保證對跨時鐘域進行有效隔離的同時，簡單、快速地完成異步數據讀寫過程的問題。

本發明實施例是這樣實現的，一種異步數據讀寫控制方法，所述方法包括下述步驟：

采集來自命令發起端的讀寫命令，生成命令數據包，所述命令數據包包括所述讀寫命令的使能信號、地址信號和數據信號；

通過命令發起端的時鐘觸發，對所述命令數據包進行緩存，同時令緩存狀態信號為有效；

通過命令接收端的時鐘觸發，在所述命令數據包被命令接收端獲取的同時令所述緩存狀態信號為無效。

本發明實施例的另一目的在于提供一種異步數據讀寫控制裝置，所述裝置包括：

命令數據包生成單元，用于采集來自命令發起端的讀寫命令，生成命令數據包；

時鐘同步單元，用于同步命令發起端或者命令接收端的時鐘；

緩存單元，用于對所述命令數據包進行緩存；

緩存狀態信號控制單元，用于控制緩存狀態信號為有效或者無效。

本發明實施例的另一目的在于提供一種異步數據讀寫控制系統，包括命令發起端和命令接收端，所述系統還包括如上所述的異步數據讀寫控制裝置。

本發明實施例通過在將命令發起端發起的讀寫命令封裝后進行緩存的同時，在命令發起端的時鐘觸發下設置緩存狀態信號為有效，并在命令接收端將該命令取走的同時在命令接收端的時鐘觸發下設置緩存狀態信號為無效，實現了緩存狀態的及時反饋，且很好地對不同時鐘域進行了有效隔離。

附圖說明

圖1是現有技術提供的異步數據讀寫控制時序圖；

圖2是本發明第一實施例提供的異步數據讀寫控制系統的結構圖；

圖3是本發明第二實施例提供的異步數據讀寫控制方法的實現流程圖；

圖4是本發明第三實施例提供的異步數據寫入控制方法的時序圖；

圖5是本發明第四實施例提供的異步數據讀取控制方法的時序圖；

圖6是本發明第四實施例提供的異步數據讀取控制方法的實現流程圖；

圖7是本發明第五實施例提供的異步數據讀寫控制裝置的結構圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。