[發明專利]一種并行執行多個獨立的時序程序的可編程序控制器

有效

• 申請號: 201110041373.X
• 申請日: 2011-02-14
• 公開（公告）號: CN102169332A
• 公開（公告）日: 2011-08-31
• 發明（設計）人: 小倉萬壽夫;野本靖司;宮地基好
• 申請（專利權）人: 發那科株式會社
• 主分類號: G05B19/05
• 分類號: G05B19/05
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;郭鳳麟

技術領域

本發明涉及并行執行多個獨立的時序程序的可編程序控制器。

背景技術

在進行時序控制的可編程序控制器中，時序程序即運算執行處理(arithmetic-logic?unit)一般通過MPU(Micro?Processing?Unit)或ASIC(Application?Specific?Integrated?Circuit)來執行，根據構成時序程序的命令，分別通過MPU進行處理或通過ASIC進行處理。另外，MPU是將CPU的功能集成在一個LSI中的器件，另外，ASIC是為了某種特定的用途而設計、制造的集成電路。

在特開2009-116445號公報中公開了一種通過這樣的一臺可編程序控制器執行多個獨立的時序程序的下述(A)及(B)的技術。

(A)如圖1所示那樣，在由一個MPU10、一個存儲器20以及一個ASIC30構成的硬件中，通過該ASIC30具有的一個運算處理電路，如圖2所示那樣，分時執行多個(n個)程序(程序(1)～程序(n)。在該結構的可編程序控制器中，由于一個運算處理電路按時間序列處理一個一個的程序，所以存在如圖2所示那樣，到將所有的程序處理完成之前的時間變長的問題。

(B)雖然是由一個MPU10、一個存儲器20以及一個ASIC30構成的硬件，但是，如圖3所示那樣，該ASIC30包含多個(n個)運算處理電路(運算處理電路(1)～運算處理電路(n))以及一個調停電路38，能夠并行執行多個(n個)程序(程序(1)～程序(n)。如圖4所示那樣，到將程序(1)～程序(n)處理完成為止的時間是處理時間最長的程序(在圖4的例子中為程序(1))的執行時間t。

在所述(A)的技術中，如圖2所示那樣，存在合計處理時間變長的問題。

另一方面，在所述(B)的技術中，如圖3所示那樣，通過ASIC30內部的多個運算處理電路及一個MPU10執行多個時序程序。因此，如果在構成程序的命令中、MPU執行的命令的占有比例變大，則多個程序同時請求MPU執行命令的可能性就變高，其結果是因等待MPU的命令執行、程序停止這樣的問題。

圖5是用于說明現有技術問題點的圖，表示通過所述的圖5的可編程序控制器并行處理多個程序(程序(1)～(3))。符號100是MPU的執行命令時間，符號112是ASIC的執行命令時間。另外符號114和符號116表示程序的處理停止。

因為MPU10為一臺，所以要等待通過MPU10執行的程序(1)的處理結束，來開始通過MPU10執行的程序(2)的處理。還要等待通過MPU10執行的程序(2)的處理結束，來開始MPU10的程序(3)的處理。如此，因為MPU10只有一個，所以無法同時處理多個程序的MPU執行命令，存在引起程序停止的問題。

發明內容

因此本發明是鑒于上述現有技術的問題點而提出的，其目的在于提供一種并行執行多個獨立的時序程序的可編程序控制器，該可編程序控制器即使在構成程序的命令中MPU執行的命令的占有比例變大、多個程序同時請求MPU執行命令的情況下，也能夠縮短因等待MPU執行命令導致程序停止的時間。

本發明的并行執行多個獨立的時序程序的可編程序控制器具備：多個運算處理電路，其通過硬件執行時序程序中的預定的第一命令；多個MPU，其執行如下的第二命令，該第二命令是在并行執行的多個獨立的時序程序中，無法通過所述運算處理電路來執行的命令；第一轉發單元，其將在所述運算處理電路中所產生的至少一個所述第二命令的信息按照產生該命令的順序轉發到所述MPU；以及第二轉發單元，其將所述MPU已執行的所述第二命令的執行結果的信息轉發到所述第二命令的信息的產生源即所述運算處理電路。另外，所述多個運算處理電路被劃分為與所述MPU的數量相同數量的、包含至少一個運算處理電路的群組，并且這些群組中的至少一個群組包含至少兩個運算處理電路，并與該包含至少兩個運算處理電路的群組相對應地配置了所述第一、第二轉發單元以及所述MPU。

另外，能夠具有選擇單元，其在將所述多個運算處理電路劃分成多個群組時，能夠選擇使各個運算處理電路歸屬于這些多個群組中的哪一個。

另外，所述選擇單元具備：寄存器，其存儲用于指定所述運算處理電路中的各個電路歸屬于哪一個群組的數據；以及選擇電路，其根據在所述寄存器中所存儲的數據，將所述運算處理電路中的各個運算處理電路與其所屬的群組的所述MPU、所述第一轉發單元及所述第二轉發單元相關聯起來。