[發明專利]可自我重置的微處理器及其方法

有效

• 申請號: 201110034785.0
• 申請日: 2011-02-09
• 公開（公告）號: CN102073551A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: G.葛蘭.亨利;達魯斯.D.嘉斯金斯;陳巨軒
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

技術領域

本發明涉及一種微處理器，特別是涉及一種可自我重置的微處理器及其方法。

背景技術

對目前的微處理器除錯是非常困難的，微處理器的研發人員使用各種技術來試著重現錯誤以獲得信息來了解錯誤產生的原因。目前所使用的技術包括改變微處理器在一般正常模式(normal?mode)操作下的特征，如此可能導致微處理器和其他系統元件之間的互動操作變得異常且不可預期，而這些不正常的互動操作也可能產生非預期的結果并妨礙除錯的成效。

因此亟需提出一種新穎的機制，其能重現錯誤，亦不會使微處理器和其他元件相互影響。

發明內容

鑒于上述，本發明提出一種可部份自我重置的微處理器及其方法，其透過部份重置機制，期能再制錯誤，亦維持系統正常運作。

本發明的一實施例提出一可部份自我重置的微處理器。微處理器包括一總線接口單元(bus?interface?unit)，其用來將該微處理器連接至一總線，其中該總線包括一訊號，當該訊號一被設置(asserted)時，便命令所有在總線上的裝置不能(refrain)在總線上初始化一傳輸(transaction)。微處理器還包括微代碼(microcode)，用來根據檢測到的一事件(event)來使總線接口單元設置該訊號至總線上；重置(reset)微處理器，但對于設置該訊號至總線的部份總線接口單元則不進行重置；以及在微處理器重置之后，用來控制總線接口單元取消設置(deassert)該訊號。

本發明的另一實施例提供一部份自我重置微處理器的方法。所述的微處理器包括一總線接口單元(bus?interface?unit)，其用來將該微處理器連接至一總線，其中該總線包括一訊號，當該訊號一被設置(asserted)后，便命令所有在總線上的裝置不能在總線上初始化一傳輸(transaction)。所述的方法包括：首先，微處理器根據檢測到的一事件(event)來設置該訊號至總線上；接著，在設置該訊號之后，微處理器自行重置，但不重置部份用來設置訊號至總線的總線接口單元；最后，重置在微處理器重置之后，微處理器即取消設置(deassert)在總線上的該訊號。

本發明的再一實施例提供一可部份自我重置的微處理器。微處理器包括一中斷控制器(interrupt?controller)及一微代碼。微代碼用來根據檢測到的一事件(event)來設定一標志(flag)；根據檢測到的該事件來儲存微處理器的一狀態至一存儲器中；在設定標志和儲存狀態之后，微處理器自行重置，但不重置中斷控制器；以及在重置微處理器后，從存儲器重新載入微處理器的狀態，其中，若微代碼判斷標志被設定(set)，則微代碼不會重新載入中斷控制器的狀態。

本發明的又一實施例提供一部份自我重置微處理器的方法，其中微處理器包括一中斷控制器(interrupt?controller)。所述的方法包括：首先，微處理器根據檢測到的一事件在內部設定一標志；接著，微處理器根據檢測到的該事件來儲存微處理器的一狀態至一存儲器中；再來，在設定標志和儲存狀態之后，微處理器自行重置，但不重置中斷控制器；最后，在重置微處理器后，微處理器從存儲器重新載入自身的狀態，其中，若判斷標志被設定，則不會重新載入中斷控制器的狀態。

附圖說明

圖1為本發明所揭示的可部份自我重置的微處理器的系統架構圖。

圖2為本發明所揭示的部份自我重置微處理器的方法的步驟流程圖。

附圖符號說明

101??系統

100??微處理器

102??指令快取

104??特定模塊寄存器

106??儲存元件

108??進階可編程中斷控制器

112??指令轉譯器

114??跟蹤程序

116??寄存器別名表

118??保留站

122??執行單元

124??引退單元

128??芯片組

132??系統存儲器

134??區塊下一請求產生邏輯電路

136??內部處理器重置訊號

138??處理器總線

142??與門

144??微代碼

146??部份重置位

148??反向器

152??重置邏輯電路

156??重置程序

158??處理器狀態

162??控制寄存器

步驟?S202-S218

具體實施方式