[發明專利]背照式傳感器工藝

無效

• 申請號: 201110022363.1
• 申請日: 2011-01-17
• 公開（公告）號: CN102280459A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 杜友倫;蔡嘉雄;王俊智;林稔杰;伍壽國
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 陸鑫;熊須遠

優先權日

本申請要求2010年6月11日提交的編號為61/353,951號的美國臨時申請(代理人號24061.1524)的優先權，其全部內容通過引用結合到本文中作為參考。

技術領域

本發明涉及一種背照式傳感器工藝。

背景技術

在半導體技術中，背照式(BSI)傳感器用于感應照射到基板或感應層背表面的一定量的暴露光線。可在基板上形成背照式傳感器，并且照射到基板背表面的光可到達該傳感器。然而，眾所周知，在BSI傳感器加工過程中，基板或感應層上的應力會影響漏電流或暗電流。特別是，器件基板或感應層上的應力可由隨后的濾色器工藝和/或離開制造設備后的器件封裝引起，其會引起暗電流的變化和由此帶來的對器件性能的負面影響或甚至可能引起器件退化。

因此，雖然制造半導體器件的現有方法對它們的預期目的已經基本合格，但它們不是在每個方面都令人滿意。特別是，需要在背照式傳感器加工過程和/或其相應的傳感器基板上有所改進。

發明內容

針對現有技術中存在的一個或多個問題，本發明的目的在于提供一種制造半導體器件的方法，這種方法對背照式傳感器加工過程和/或其相應的傳感器基板上有所改進。

一種根據本發明的制造半導體器件的方法，所述方法包括：

提供具有前表面和背表面的基板；

在所述基板上形成多個傳感器元件，所述多個傳感器元件的每一個都配置成接收直接照向所述背表面的光；并且

在所述基板的所述背表面上形成介電層，其中所述介電層具有壓縮應力。

根據本發明的方法，其中所述介電層具有大于1Pa，10MPa，或10GPa的壓縮應力。

根據本發明的方法，其中所述介電層由SiN，SiON，SiC，Ta2O5，Al2O3，H?fO2，ZrO2，TiO2，或其合金構成。

根據本發明的方法，其中所述介電層通過電源功率介于約500瓦特到約1000瓦特，壓力介于約1托到約5托，以及溫度大于約250-400攝氏度的等離子增強化學氣相沉積法(PECVD)沉積。

根據本發明的方法，其中所述介電層通過等離子增強化學氣相沉積法(PECVD)，化學氣相沉積法(CVD)，或原子層沉積(ALD)沉積。

根據本發明的方法，其中所述介電層沉積成介于約100埃到約2000埃之間的厚度。

根據本發明的方法，其中所述介電層具有大于約1.9的折射率和約0的消光系數。

根據本發明的方法，其中將每一個所述傳感器元件形成為光電探測器，所述光電探測器選自由互補金屬氧化物半導體(CMOS)圖像傳感器，電荷耦合器件傳感器，有源像素傳感器，無源像素傳感器，以及其組合所組成的組。

根據本發明的方法，其進一步包括刻蝕所述介電層，然后在所述介電層上形成多個濾色器。

根據本發明的方法，進一步包括：拋光所述背表面以減薄所述基板；穿過所述背表面植入離子到所述基板中；以及退火所述植入的離子。

根據本發明的一種背照式的半導體器件，包括：具有前表面和背表面的基板；在所述基板中的多個傳感器元件，所述多個傳感器元件中的每一個都配置成接收直接照向所述背表面的光；以及配置在所述基板的所述背表面上的介電層，其中所述介電層具有大于約1Pa的壓縮應力。

根據本發明的器件，其中所述介電層具有介于約1MPa到約1GPa的壓縮應力。

根據本發明的器件，其中所述介電層由SiN，SiON，SiC，Ta2O5，Al2O3，HfO2，ZrO2，TiO2，或其合金構成。

根據本發明的器件，其中所述介電層具有介于約200埃到約2000埃的厚度。

根據本發明的器件，其中所述介電層具有大于約1.9的折射率和約0的消光系數。

根據本發明的器件，其中每一個所述傳感器都是光電探測器，所述光電探測器選自由互補金屬氧化物半導體(CMOS)圖像傳感器，電荷耦合器件傳感器，有源像素傳感器，無源像素傳感器，以及其組合所組成的組。

根據本發明的器件，其中所述介電層是抗-反射涂膜(ARC)。

根據本發明的器件，其中所述介電層是蝕刻停止層或鈍化層。

根據本發明的器件，進一步包括在所述基板的所述前表面上的集成電路器件。

根據本發明的器件，進一步包括在所述介電層上的多個濾色器。

根據本發明的方法和器件，不會引起或減少暗電流的變化和由此帶來的對器件性能的負面影響。

附圖說明