[發明專利]半導體器件及其制造方法

有效

• 申請號: 201110006429.8
• 申請日: 2011-01-13
• 公開（公告）號: CN102593000A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 羅軍;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/283;H01L29/78;H01L29/06
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種采用后柵工藝制作半導體器件的制造方法，包括：

在襯底上形成虛擬柵極結構；

沉積覆蓋所述襯底、所述虛擬柵極結構的金屬層；

執行第一退火，以使所述虛擬柵極結構兩側的金屬層與所述襯底反應形成外延生長的金屬硅化物；

剝除未反應的所述金屬層，則所述外延生長的金屬硅化物形成所述器件的源漏區，位于所述虛擬柵極結構下方的所述襯底形成溝道區，所述源漏區與所述溝道區直接接觸；

向所述外延生長的金屬硅化物源漏區內注入摻雜離子；

去除所述虛擬柵極結構；

沉積高k柵介電材料；

執行第二退火，在所述外延生長的金屬硅化物源漏區與所述溝道區的界面處形成摻雜離子的分離凝結區；以及

沉積金屬柵極材料，所述金屬柵極材料和所述高k柵介電材料構成柵極堆疊結構。

2.如權利要求1所述的半導體器件的制造方法，其中在沉積金屬層之前，避免了在虛擬柵極兩側形成隔離側墻。

3.如權利要求1所述的半導體器件的制造方法，其中，所述外延生長的金屬硅化物材質為NiSi_2-y、Ni_1-xPt_xSi_2-y、CoSi_2-y或Ni_1-xCo_xSi_2-y，其中x大于0小于1，y大于等于0小于1。

4.如權利要求1所述的半導體器件的制造方法，其中，對于p型金屬硅化物源漏MOSFET而言，所述摻雜離子為硼、鋁、鎵、銦的任一種及其組合；對于n型金屬硅化物源漏MOSFET，所述摻雜離子為氮、磷、砷、氧、硫、硒、碲、氟、氯的任一種及其組合。

5.如權利要求1所述的半導體器件的制造方法，其中，所述第一退火和/或所述第二退火的溫度為500至850℃。

6.如權利要求1所述的半導體器件的制造方法，其中，注入摻雜離子的注入劑量為1×10¹⁴cm^-2至1×10¹⁶cm^-2。

7.如權利要求1所述的半導體器件的制造方法，其中，所述沉積的金屬層厚度小于等于5nm。

8.如權利要求1所述的半導體器件的制造方法，其中，所述沉積的金屬層材質包括鈷、鎳、鎳鉑合金、鎳鈷合金或者鎳鉑鈷三元合金。

9.如權利要求1所述的半導體器件的制造方法，其中，所述虛擬柵極結構由氧化物構成。

10.如權利要求9所述的半導體器件的制造方法，其中，所述氧化物為二氧化硅。

11.如權利要求1所述的半導體器件的制造方法，還包括，在去除所述虛擬柵極結構之前，在所述外延生長的金屬硅化物上以及所述虛擬柵極結構周圍形成層間介質層；沉積所述金屬柵極材料之后，在所述層間介質層中形成金屬接觸，所述金屬接觸與所述外延生長的金屬硅化物電連接。

12.如權利要求11所述的半導體器件的制造方法，還包括，所述金屬接觸結構包括接觸孔埋層以及填充金屬層。

13.如權利要求1所述的半導體器件的制造方法，其中，使用氫氟酸濕法刻蝕去除所述虛擬柵極。

14.如權利要求1所述的半導體器件的制造方法，其中，所述襯底為體硅襯底或SOI襯底。

15.一種采用后柵工藝制作的半導體器件，包括襯底、位于所述襯底中的溝道區、位于所述溝道區兩側的源漏區、位于所述溝道區上的柵極結構，其特征在于：

由外延生長的金屬硅化物構成所述源漏區，所述源漏區與所述溝道區的界面處具有摻雜離子的分離凝結區；

所述半導體器件結構消除了隔離側墻；

所述外延生長的金屬硅化物源漏直接與所述溝道區接觸。

16.如權利要求15所述的半導體器件，其中，所述摻雜離子的分離凝結區和所述溝道區的界面與所述柵極結構的側面平行。

17.如權利要求15所述的半導體器件，其中，所述外延生長的金屬硅化物厚度小于等于15nm。