[發明專利]提高后柵工程金屬插塞化學機械平坦化工藝均勻性的方法有效
| 申請號: | 201110005058.1 | 申請日: | 2011-01-11 |
| 公開(公告)號: | CN102592993A | 公開(公告)日: | 2012-07-18 |
| 發明(設計)人: | 楊濤;趙超;李俊峰 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/321 | 分類號: | H01L21/321;H01L21/3213;H01L21/768 |
| 代理公司: | 北京藍智輝煌知識產權代理事務所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 提高 工程 金屬 化學 機械 平坦 化工 均勻 方法 | ||
技術領域
本發明涉及一種制造半導體器件的工藝方法,特別地涉及一種提高后柵工程金屬插塞化學機械平坦化工藝均勻性的方法。
背景技術
高K/金屬柵工程在45納米技術節點上的成功應用,使其成為30納米以下技術節點不可缺少的關鍵模塊化工程。目前,只有堅持高K/后金屬柵(gate?last)路線的英特爾公司在45納米和32納米技術節點的量產上取得了成功。近年來,緊隨IBM產業聯盟的三星、臺積電、英飛凌等業界巨頭也將之前研發重點由高K/先金屬柵(gate?first)轉向gate?last。
對于gate?last工程,其中的化學機械平坦化(CMP)工藝的開發被業界認為最具挑戰性。在gate?last工程中,第一代技術需要2道CMP工藝,分別是打開多晶柵頂的poly?opening?polish?nitride?CMP(POP?CMP)和針對金屬柵的metal?gate?CMP。在第二代技術中,除上述兩道CMP工藝外,增加了W-Al?bufferCMP工藝的要求,研磨后示意圖見圖1。該CMP工藝是在metalgate?CMP形成鋁柵10之后,在源漏區上方刻蝕貫通的接觸通孔,而后通過CVD工藝將金屬鎢(W)填入通孔內,再通過CMP工藝,移除多余的鎢,形成鎢塞11。該CMP工藝對CMP技術提出了諸多挑戰,比如金屬W、Al以及氧化物的選擇比,W、Al的電化學腐蝕問題,以及在拋光多種材料共存時遇到的材料凹陷(dishing)問題等。
隨技術節點不斷縮小,在45納米以下,常規CMP在如何提高晶圓芯片內部研磨均勻性(within?in?die?uniformity)方面遇到了極大挑戰。晶圓芯片內部研磨均勻性是CMP工藝后一個很重要的制程指標。在接觸通孔刻蝕好后,通過CVD工藝將金屬鎢填充進通孔中。由于器件密度較大,且通孔深度在之間,因此在金屬鎢層12淀積后,通孔區和非通孔區頂部的金屬鎢厚度落差h可達甚至更高,見圖2。如果采用常規金屬鎢CMP技術,這種較大的厚度落差會一直遺傳到CMP工藝結束,從而導致鎢塞頂部產生凹陷13,見圖3。這種鎢塞頂部凹陷,非常不利于下一步銅(Cu)連線的連接,甚至會造成鎢塞和銅連線的斷路。常規的鎢CMP為解決此問題,會通過一步氧化物研磨來使鎢塞能夠凸出一些。而由圖1可見,此鎢塞結構不同于45納米之前的工藝結構,相對薄的氧化物隔離層厚度使得CMP工藝調整窗口非常小。氧化物研磨雖然可凸出鎢塞,但也會使金屬柵電極凸出,從而能大大增加金屬柵之間或金屬柵與鎢塞間的漏電流,降低器件的電學性能,甚至導致低的良率。
因此,需要一種有效的后柵工程中的金屬插塞化學機械平坦化方法,既能滿足晶圓芯片內部對于化學機械平坦化的均勻性的要求,又能確保器件的各項性能。
發明內容
本發明提供了一種金屬刻蝕與常規金屬CMP結合應用的方法,提高了后柵工程中金屬插塞化學機械平坦化工藝均勻性的方法。
本發明提供一種提高后柵工程金屬插塞化學機械平坦化工藝均勻性的方法,包括:
提供一襯底,位于所述襯底上的金屬柵極,以及位于相鄰的所述金屬柵極之間的通孔區;
沉積金屬層于所述襯底上,所述金屬層至少能夠完全填充所述通孔區,所述通孔區的所述金屬層的上表面與所述通孔區以外的所述金屬層的最高處之間存在高度差,所述高度差的絕對值記為H;
采用一化學機械平坦化工藝,對所述金屬層進行平坦化處理,去除所述通孔區以外的所述金屬層,使所述金屬層僅位于所述通孔區中,從而形成具有平坦頂部的金屬插塞;
其中,在所述化學機械平坦化工藝之前,進行如下步驟:
在沉積所述金屬層之后,在所述襯底上涂覆光刻膠,通過光掩模進行曝光,形成一光刻膠圖案,所述光刻膠圖案覆蓋所述通孔區的所述金屬層,暴露出所述通孔區以外的所述金屬層;
采用一刻蝕工藝,對暴露出的所述通孔區以外的所述金屬層進行刻蝕,所述刻蝕工藝的刻蝕深度小于或等于H;
在所述刻蝕工藝之后,所述通孔區的所述金屬層的上表面與所述通孔區以外的所述金屬層的最高處之間存在的高度差被減小;
采用一去膠工藝,去除所述襯底上的所述光刻膠圖案。
在本發明的方法中,所述金屬層的材料包括鎢;
在本發明的方法中,在沉積所述金屬層之前,還包括在所述通孔區內形成阻擋層的工藝;所述阻擋層為鈦/氮化鈦的疊層;
在本發明的方法中,所述刻蝕工藝中的主刻蝕氣體包括Cl2、BCl3、Ar中的一種或多種;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110005058.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





