[發明專利]切換無毛刺的時鐘分頻電路

無效

• 申請號: 201110001622.2
• 申請日: 2011-01-06
• 公開（公告）號: CN102594336A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 官志勇
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: H03K23/66
• 分類號: H03K23/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及數字電路領域，特別是涉及一種切換無毛刺的時鐘分頻電路。

背景技術

在芯片設計中，時鐘信號是最關鍵的信號之一。出于各種目的，比如增強性能，降低功耗等等，經常需要對時鐘的頻率進行動態調整。為此，在實際應用過程中，需要設計各種各樣的時鐘分頻電路。對于數字電路而言，時鐘信號必須保證在切換時沒有毛刺產生，否則很有可能引入時序問題，最終會導致數字電路邏輯錯誤。

時鐘分頻電路有很多種。有些電路無法保證沒有毛刺產生，切換之后需要進行復位，流程控制復雜，而且很有局限性。有些電路為了保證沒有毛刺，電路復雜，使得電路的面積很大。

發明內容

本發明要解決的技術問題是提供一種切換無毛刺的時鐘分頻電路，能夠保證切換時沒有毛刺產生，同時電路結構簡單，實現的電路面積小且速度快。

為解決上述技術問題，本發明的切換無毛刺的時鐘分頻電路，包括：

一預分頻電路，每隔設定的多個輸入時鐘周期，產生一個脈沖信號；

與所述預分頻電路的輸出端相連接的二分頻器，每檢測到一個脈沖信號，輸出翻轉一次。

本發明的時鐘分頻電路由預分頻電路和一個二分頻器連接而成，電路結構簡單，面積小，速度快；該時鐘分頻電路在輸出的時鐘脈沖信號頻率變換時，不會引入任何毛刺。

采用本發明能夠根據實際的要求選擇不同的預分頻電路，可以適用不同的場合，比如，分頻范圍比較大，頻率非常高，時鐘脈沖信號占空比可變等等；從而可以適用很廣的應用范圍。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是時鐘分頻電路結構框圖；

圖2是圖1中的預分頻電路一實施例結構框圖；

圖3是圖2中的脈沖發生器一實施例結構框圖；

圖4是同時支持多種分頻的時鐘分頻器電路結構框圖；

圖5是分頻系數切換時的波形圖；

圖6是占空比為40％的5分頻電路結構框圖；

圖7是圖2中的脈沖發生器另一實施例結構框圖；

圖8是同時支持4分頻和8分頻的時鐘分頻器電路結構框圖。

具體實施方式

參見圖1所示，在一實施例中，所述切換無毛刺的時鐘分頻電路由一個預分頻電路和一個二分頻器連接而成。預分頻電路每隔設定的多個時鐘周期，產生一個脈沖信號，與其輸出端相連接的二分頻器每檢測到一個脈沖信號，就翻轉一次，即進行二分頻。

圖2是所述預分頻電路的一實施例結構框圖。所述預分頻電路的核心是一個可控的脈沖發生器，其一輸入端與分頻系數模塊相連接，另一輸入端輸入時鐘信號。所述分頻系數模塊載入種子值(或者說初始值，不同的種子值對應不同的分頻系數)。脈沖發生器受輸入時鐘信號控制，根據載入的種子值，每隔一定的輸入時鐘信號個數，就產生一個脈沖信號。

脈沖發生器根據載入的不同種子值，將發出的不同間隔的脈沖信號，從而可以對輸入時鐘信號實現不同的分頻；因此，通過改變載入的種子值，進而控制分頻系數，調整脈沖發生器輸出的脈沖信號間隔(即頻率)，最終通過二分頻器達到調整分頻的目的。

最重要的是，所述脈沖發生器輸出的脈沖信號既是后面二分頻器的激勵信號，也是脈沖發生器的載入端的控制信號，即控制脈沖發生器何時載入種子值，只有按照原有的分頻系數產生完整的時鐘脈沖信號之時，才會使新的種子值對應的分頻系數由分頻系數模塊輸入給脈沖發生器，這樣可以達到切換時無毛刺的目的。這是因為：

首先，分頻系數切換時，種子值立刻發生變化，但是脈沖發生器本身并不會立刻載入新的種子值。因此，產生出來的時鐘信號保持原來時鐘脈沖信號(切換前)寬度，可以避免產生過短的時鐘脈沖信號，而引入毛刺。

其次，脈沖信號產生時，新的種子值載入。脈沖發生器以此為起點，按照新的分頻系數產生完整的時鐘脈沖信號，從而避免了產生過短的時鐘脈沖信號。

由于預分頻電路的不同，本發明的時鐘分頻電路可以滿足不同的應用需求，下面就是幾個具體的實例。

實施例1，如圖3所示，脈沖發生器由計數器和比較器構成。

這種預分頻電路包括一分頻系數模塊、一計數器、一比較器(脈沖信號發生器)。

分頻系數模塊的輸入端載入種子值。

計數器的一輸入端與分頻系數模塊相連接，輸入分頻系數模塊輸出的分頻系數。

比較器的輸入端與計數器的輸出端相連接，比較器的輸出端與計數器的載入端相連接。