[發明專利]在多核處理器內管理功率的方法及裝置

有效

• 申請號: 201080070336.5
• 申請日: 2010-11-25
• 公開（公告）號: CN103229123A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 邁克爾·普里爾;安東·羅森;列昂尼德·斯莫良斯基
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G06F1/28
• 分類號: G06F1/28;G06F1/30;G06F9/28;G06F1/04
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李寶泉;周亞榮

技術領域

本發明通常涉及數據處理系統，具體是在多核處理器內管理功率的改進裝置及方法。

背景技術

例如PC、移動平板電腦、智能手機等等的數據處理系統常常包括多核設計，通常是以多核處理器的形式存在。多核也可以被形成為片上系統（SoC）的一部分。

高頻多核設計都面臨著一些需要克服的技術問題。這些包括當所有核心都以全速運行的時候遭受高功率利用（消耗）以及由為多核環境優化的軟件和非為多核環境優化的軟件兩者的運行引起的問題。

發明內容

如所附權利要求中所描述的，本發明提供了一種在具有兩個或更多個處理核心的多核數據處理系統內管理功率的方法及裝置。

本發明的具體實施例在從屬權利要求中被闡述。

參考下文中描述的實施例，本發明的這些或其它方面將會很明顯并且被闡述。

附圖說明

參考附圖，僅僅通過示例的方式，將描述本發明的進一步細節、方面和實施例。在附圖中，類似的符號被用于表示相同的或功能相似的元件。為了簡便以及清晰，附圖中的元件不一定按比例繪制。

圖1示意性地示出了根據本發明的實施例的具有多核處理器的數據處理系統的第一示例的方框圖；

圖2示意性地示出了根據本發明的實施例的具有SoC多核處理器的數據處理系統的第二示例的方框圖；

圖3圖形地示出了多核系統內的核心的功率損耗根據啟用的核心數量是如何變化的簡化圖；

圖4圖形地示出了在示范性高泄露電流情況下多核系統內的核心的功率損耗根據啟用的核心數量是如何變化的；

圖5圖形地示出了在示范性低分裂能力的應用程序情況下多核系統內的核心功率損耗根據啟用的核心數量是如何變化的；

圖6示出了根據本發明的實施例的方法的高級別示范性流程圖。

具體實施方式

由于所示出的本發明的實施例可能大部分是通過使用本領域技術人員所熟知的電子元件和電路來實施的，細節不會在理解和評價本發明的基本概念認為有必要的程度大的任何程度上進行解釋。以不混淆或偏離本發明的教導。

圖1示意性地示出了本發明的實施例可以應用于的數據處理系統100a的第一示例。它是典型臺式計算機配置的簡化示意圖，所述配置具有有4個獨立的處理核心114的多核中央處理器（CPU)110，并且包括2級高速緩沖存儲器113和核心管理實體112。如下面更詳細地討論的，關于所使用的硬件和軟件的操作特性，核心管理實體112在數據處理期間指引核心的利用，包括但不限于單獨調整每一個核心的操作頻率/功率、單獨啟用/禁用核心等等。

多核CPU110通過接口125連接到北/南橋芯片組120。所述北/南橋芯片組120充當中心集線器以將整個數據處理系統100a的不同電子組件連接到一起，所述不同電子組件例如主外部系統存儲器130、離散圖形處理單元（GPU）140、以及例如通用串行總線（USB）121、音頻輸入/輸出（I/O）122、IEEE1394b123、系統互連（例如，PCIe等等）124的外部連接，具體是將它們全部連接到所述CPU110。

在圖1中所示出的示例中，主外部系統存儲器130（例如，DDR隨機存取存儲器）可以通過外部存儲器接口135連接到所述北/南橋芯片組120，或者CPU110可以進一步包括集成的高速外部存儲器控制器111，用于向主外部系統存儲器130提供高速外部存儲器接口135b。在這種情況下，主外部系統存儲器130可以不使用至北/南橋芯片組120的標準外部存儲器接口135。將外部存儲器控制器111集成到CPU110本身被看作是一種增加整個系統的數據吞吐量的方式，也減少了組件數量和制造成本同時提高了可靠性等等。

離散圖形處理單元（GPU）140可以通過專用圖形接口145（例如，高級圖形端口-AGP）連接到北/南橋芯片組120，以及通過顯示互連155（例如，數字視頻接口（DVI）、高清晰度多媒體接口（HDMI）、D-sub（模擬）等等）連接到顯示器150。在其它示例中，離散GPU140可以通過某個非專用接口/互連連接到北/南橋芯片組120，非專用接口/互連例如外圍連接接口（PCI-建立的并行接口標準）或PCI?Express（PCIe—較新的、更快的串行接口標準）、或其它類似功能接口（標準或非標準的）。