[發明專利]訪問方法以及多核處理器系統

有效

• 申請號: 201080070131.7
• 申請日: 2010-11-15
• 公開（公告）號: CN103210381A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 山下浩一郎;山內宏真;鈴木貴久;栗原康志;早川文彥
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F13/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;李洋

1.一種訪問方法，其特征在于，

基于第一應用程序的執行開始來激活與第一CPU對應的驅動程序，

基于向外圍設備的訪問來開始計測訪問時間，

在上述訪問時間超過規定時間的情況下，輸出用于使上述驅動程序復位的檢測信號，并且禁止對從上述第一CPU寫入上述外圍設備的數據進行保持的寄存器的寫入。

2.根據權利要求1所述的訪問方法，其特征在于，

從對上述外圍設備的響應時間進行儲存的存儲器參照上述規定時間。

3.根據權利要求1或2所述的訪問方法，其特征在于，

在從上述外圍設備輸出針對上述訪問的響應信號的情況下，停止比較上述規定時間與上述訪問時間。

4.根據權利要求1至3中任意一項所述的訪問方法，其特征在于，

上述寄存器保持在寫入被禁止之前寫入的數據。

5.根據權利要求1至4中任意一項所述的訪問方法，其特征在于，

在基于上述檢測信號使上述驅動程序復位之后上述寄存器中保持的數據被寫入上述外圍設備。

6.根據權利要求5所述的訪問方法，其特征在于，

在上述寄存器的數據被寫入上述外圍設備后，被第二CPU執行的第二應用程序訪問上述外圍設備。

7.一種多核處理器系統，其特征在于，

包括執行第一應用程序的第一CPU和被上述第一應用程序訪問的外圍設備，

上述外圍設備中設定有包括計時器、第一檢測電路、第二檢測電路和寄存器的虛擬寄存器，

上述計時器響應于上述訪問來計測訪問時間，

上述第一檢測電路比較上述訪問時間與規定時間，

上述第二檢測電路在上述訪問時間超過上述規定時間時輸出檢測信號，并停止將從上述第一CPU寫入上述外圍設備的數據向上述寄存器的寫入。

8.根據權利要求7所述的多核處理器系統，其特征在于，

與上述第一CPU對應的驅動程序基于上述檢測信號被復位。

9.根據權利要求8所述的多核處理器系統，其特征在于，

上述寄存器中保持的數據被寫入上述外圍設備。