[發明專利]多處理器計算機系統和方法

無效

• 申請號: 201080069910.5
• 申請日: 2010-11-01
• 公開（公告）號: CN103180819A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: R.蓋伊;R.J.霍爾寧
• 申請（專利權）人: 惠普發展公司;有限責任合伙企業
• 主分類號: G06F9/28
• 分類號: G06F9/28;G06F15/80;G06F15/163
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬永利;王洪斌

背景技術

具有多個處理器插座的計算機系統形成高性能計算產業的骨干。將多個處理器安裝到單個系統中提供比僅提供單處理器的系統明顯更大的計算能力。處理器制造商已經將多處理器能力直接集成到芯片架構中，Intel的QuickPath?Interconnect（“QPI”）和AMD的HyperTransport提供了芯片制造商如何尋求利用多處理器系統的僅兩個示例。

芯片制造商認識到多處理器系統的價值和重要性并且對具有用于與一個或者多個附加處理器互連的能力的處理器相應地定價。經常可以相對于讓其多處理器互連能力使能的相同處理器折扣購買讓其多處理器互連能力禁用的處理器。在系統中供應單個的互連禁用的處理器的情況下，為希望將系統擴展成多處理器系統的用戶留有用工廠配置的多處理器系統代替整個系統或者用新的互連使能的處理器代替現有的互連禁用的處理器并且然后添加第二相似處理器的不值得羨慕（并且高成本）的選擇。兩個選項對于用戶而言成本高并且不方便。

附圖說明

一個或者多個公開的實施例的優點可以在閱讀下文詳細描述時和參照以下附圖時變得清楚，在附圖中：

圖1是描繪根據這里描述的一個或者多個實施例的示例多處理器計算機系統的框圖；

圖2是描繪根據這里描述的一個或者多個實施例的另一示例多處理器計算機系統的框圖；

圖3是描繪根據這里描述的一個或者多個實施例的示例多處理器計算機方法的流程圖；并且

圖4是描繪根據這里描述的一個或者多個實施例的另一示例多處理器計算機方法的流程圖。

具體實施方式

高性能計算平臺越來越多地利用具有多處理器能力的系統架構。在系統內使用多個處理器增添明顯的計算功率（horsepower）而無嘗試使用單處理器系統來構造相似系統的附加成本。如這里所用，術語“處理器”可以包括能夠執行一個或者多個指令集或者指令序列的任何計算設備。術語“處理器”因此可以包括中央處理單元（CPU）以及被配置用于執行指令的任何其他處理器。

處理器制造商理解多處理器系統的重要性并且經常提供具有互連路徑的處理器。處理器制造商有時禁用互連路徑并且以顯著折扣提供處理器。購買具有僅安裝的單個工廠處理器的具有多處理器能力的系統的用戶可以發現在安裝的處理器上的互連路徑已經被處理器制造商禁用，由此限制用戶隨后升級系統以利用多處理器系統的增強性能的能力。

用于將計算設備劃分成獨立計算子系統的能力向其計算需要隨時間演變或者是異質的用戶提供靈活性并且有時提供財務優點。計算機劃分主要是為高端低容量系統保留的昂貴提議。這樣的系統的成本反映實現劃分而需要的專門化處理器、芯片組和互連的使用。輸入/輸出（I/O）或者互連解決方案例如一般要求使用重復資源在劃分模式中提供獨立資源集合。具有使用高容量、低成本、非劃分認知部件的能力的系統將大大地減少具有劃分能力的系統的成本。

多處理器系統可以具有經常在單處理器系統上不可用的獨特能力，諸如硬盤驅動器可擴展性或者高圖形卡功率預算。希望這樣的能力的用戶可以購買多處理器系統，但是利用僅一個處理器配置系統。這樣的解決方案從用戶的觀點來看成本效率低，因為他們將為包括高層計數印刷電路板、第二處理器電壓調節、擴展的母板和底盤、附加電源軌等的未使用的多處理器支持能力付費。提供具有可用于在提供附加獨立計算機中使用的這些未使用（untapped）能力的系統因此向最終用戶提供顯著經濟性。

提供一種多處理器計算機系統。該多處理器計算機系統可以包括多個通信地耦合的處理器，每個處理器耦合到共同母板并且每個處理器與存儲器關聯。該系統可以包括可從標準模式和獨立模式中的至少一個模式執行的引導代碼。多個通信地耦合的處理器可以在標準模式中執行引導代碼的一個實例，并且多個通信地耦合的處理器的至少一部分可以在獨立模式中執行引導代碼的一個實例。

如這里所用，術語“母板”可以指代包含一個或者多個集成電路并且其他板可以耦合到的任何印刷電路板。示例可能包括但不限于包含計算設備中包括的基本電路和擴展端口的主印刷電路板。

也提供一種多處理器計算機方法。該方法可以包括進入獨立模式。在獨立模式內，該方法可以包括從第一引導代碼存儲設備取回第一引導代碼并且從第二引導代碼存儲設備取回第二引導代碼。該方法可以包括在從耦合到母板的多個處理器選擇的第一組處理器上執行第一引導代碼而同時在從耦合到母板的多個處理器選擇的第二組處理器上執行第二引導代碼。