[發明專利]模擬裝置、方法以及程序

有效

• 申請號: 201080069496.8
• 申請日: 2010-10-12
• 公開（公告）號: CN103154890A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 池敦;大衛·撒奇
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F9/455
• 分類號: G06F9/455;G06F9/38;G06F11/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;李洋

1.一種模擬裝置，對控制流水線處理的目標處理器執行程序的指令執行的模擬，其特征在于，

具備代碼變換部和模擬執行部，

上述代碼變換部進行下述三個處理：

將上述程序的代碼分割成規定的塊，并將上述塊中所含的指令中該指令的執行結果依賴于外部環境的外部依賴指令的處理的執行結果設定為預測結果；

進行以上述預測結果為前提的指令執行的功能模擬，獲得對上述塊中所含的指令的執行定時進行表示的定時信息，根據上述功能模擬的結果與上述定時信息，來計算上述預測結果中的外部依賴指令的執行時間；和

根據上述功能模擬的結果，生成使主處理器執行以上述預測結果為前提的指令執行的性能模擬的主代碼，其中，上述主處理器是使上述目標處理器動作的主處理器，

當在上述主處理器執行了上述生成出的主代碼后的執行結果中，該主代碼所含的外部依賴指令的執行結果與上述預測結果不同時，上述模擬執行部以利用該外部依賴指令的規定的延遲時間和在上述外部依賴指令的前后執行的指令的執行時間而求出的修正值，來修正上述預測結果中的外部依賴指令的執行時間，作為上述功能模擬中的該外部依賴指令的執行時間。

2.根據權利要求1所述的模擬裝置，其特征在于，

在上述外部依賴指令之后下一個被執行的下一指令的執行時間沒有超過對上述外部依賴指令附加的延遲時間時，上述模擬執行部進行將上述下一指令的執行時間作為上述修正值而從上述外部依賴指令的延遲時間減去的處理。

3.根據權利要求1或2所述的模擬裝置，其特征在于，

具備電力模擬信息生成部，上述電力模擬信息生成部獲得決定了上述主代碼的指令集的各指令的每執行一次的消耗電力量的電力信息，根據上述電力信息與上述功能模擬的結果，來求出上述塊的執行時的電力模擬信息。

4.一種模擬方法，對控制流水線處理的目標處理器執行程序的指令執行的模擬，其特征在于，由主CPU執行下述處理過程：

將上述程序的代碼分割成規定的塊，并將上述塊中所含的指令中該指令的執行結果依賴于外部環境的外部依賴指令的處理的執行結果設定為預測結果；

進行以上述預測結果為前提的指令執行的功能模擬，獲得對上述塊中所含的指令的執行定時進行表示的定時信息，根據上述功能模擬的結果與上述定時信息，來計算上述預測結果中的外部依賴指令的執行時間；

根據上述功能模擬的結果，生成使主處理器執行以上述預測結果為前提的指令執行的性能模擬的主代碼，其中，上述主處理器是使上述目標處理器動作的主處理器；

當在上述主處理器執行了上述生成出的主代碼后的執行結果中，該主代碼所含的外部依賴指令的執行結果與上述預測結果不同時，以利用該外部依賴指令的規定的延遲時間和在上述外部依賴指令的前后執行的指令的執行時間而求出的修正值，來修正上述預測結果中的外部依賴指令的執行時間，作為上述功能模擬中的該外部依賴指令的執行時間。

5.一種模擬程序，用于對控制流水線處理的目標處理器執行程序的指令執行的模擬，其特征在于，使主CPU執行下述處理：

將上述程序的代碼分割成規定的塊，并將上述塊中所含的指令中該指令的執行結果依賴于外部環境的外部依賴指令的處理的執行結果設定為預測結果；

進行以上述預測結果為前提的指令執行的功能模擬，獲得對上述塊中所含的指令的執行定時進行表示的定時信息，根據上述功能模擬的結果與上述定時信息，來計算上述預測結果中的外部依賴指令的執行時間；

根據上述功能模擬的結果，生成使主處理器執行以上述預測結果為前提的指令執行的性能模擬的主代碼，其中，上述主處理器是使上述目標處理器動作的主處理器；

當在上述主處理器執行了上述生成出的主代碼后的執行結果中，該主代碼所含的外部依賴指令的執行結果與上述預測結果不同時，以利用該外部依賴指令的規定的延遲時間和在上述外部依賴指令的前后執行的指令的執行時間而求出的修正值，來修正上述預測結果中的外部依賴指令的執行時間，作為上述功能模擬中的該外部依賴指令的執行時間。