[發(fā)明專利]循環(huán)浮點數(shù)生成器和循環(huán)浮點數(shù)加法器

有效

• 申請?zhí)枺?/td>: 201080068867.0
• 申請日: 2010-07-01
• 公開（公告）號: CN103069381A
• 公開（公告）日: 2013-04-24
• 發(fā)明（設計）人: 淺中和典
• 申請（專利權）人: 瑞典愛立信有限公司
• 主分類號: G06F7/483
• 分類號: G06F7/483
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 楊美靈;朱海煜

技術領域

本發(fā)明涉及循環(huán)浮點數(shù)生成器和循環(huán)浮點數(shù)加法器，具體而言，涉及從輸入定點數(shù)生成循環(huán)浮點數(shù)的生成器和用于將包括循環(huán)尾數(shù)的兩個循環(huán)浮點數(shù)相加的計算單元。

背景技術

在計算機或算術硬件中，整數(shù)和浮點數(shù)一直廣泛用于簡單描述極大或極小的值。在整數(shù)格式中，容易使硬件執(zhí)行計算，然而，存在整數(shù)格式能夠表示小范圍的缺陷。因此，必須換算算法，使得溢出不發(fā)生。在浮點格式中，能夠表示范圍廣泛的值，并且無需換算算法以防止溢出。

IEEE-754格式是用于浮點表示的最常用格式。圖1示出常規(guī)浮點格式的示例。浮點格式由1比特符號、7比特指數(shù)和8比特尾數(shù)構成。浮點格式中值的相加復雜，并且電路大小和邏輯延遲大。然而，迄今為止，由于沒有能夠替換浮點格式的數(shù)值格式，因此，已為此格式中的計算進行了大量研究。

圖2示出常規(guī)樣式的浮點加法器。首先，在交換單元201中比較兩個輸入X和Y的絕對值。將較大的一個選擇為A，并且將較小的一個選擇為B。此處，E(x)表示指數(shù)，并且M(x)表示浮點數(shù)x的尾數(shù)。如果X>Y，則E(X)和M(X)分別輸入為E(A)和M(A)。

在桶型移位器A?203中，基于由減法器202計算的E(A)與E(B)之間的差，將B的尾數(shù)(M(B))向右移位。這稱為“對齊”。隨后，在定點主要加法器204中，根據X和Y的符號比特，將A的尾數(shù)(M(A))與移位的M(B)相加或相減。

來自定點主要加法器204的計算結果提供到前導零計數(shù)器205，該計數(shù)器統(tǒng)計自最高有效比特(MSB)的連續(xù)零的數(shù)量，并且將前導零計數(shù)輸出到桶型移位器B?206。前導零計數(shù)也用于調整指數(shù)。

在進行相減，并且結果變得更小時，桶型移位器B?206根據前導零計數(shù)將定點加法器204的計算結果向左移位，這稱為歸一化。桶型移位器B?206將移位結果輸出到舍入單元208。減法器207從指數(shù)E(A)減去前導零計數(shù)，并且將相減結果輸出到舍入單元208。舍入單元208執(zhí)行舍入，并且輸出E(Z)和M(Z)作為最終計算結果。在圖2中，虛線示出在浮點加法器中的關鍵路徑。

常規(guī)浮點格式中浮點數(shù)X的值使用指數(shù)E(X)、尾數(shù)M(X)和符號S(X)的整數(shù)值表述為以下公式(1)。

此處，q是用于偏移的整常數(shù)，并且h是表示隱藏尾數(shù)的整常數(shù)。

即使具有上面所示浮點加法器的類型，其實現(xiàn)也是復雜的，并且加法器的大小比整數(shù)加法器大幾倍，這是因為桶型移位器和減法器需要較大大小的邏輯電路，這使得關鍵路徑更長。另外，加法器的邏輯延遲也大，這導致操作時鐘頻率受限并且有時要求準備也要求額外硬件大小的另外管線級。

發(fā)明內容

根據本發(fā)明的第一方面，提供了一種用于從輸入定點數(shù)生成包括符號比特字段(S)、指數(shù)字段(E)和循環(huán)尾數(shù)字段(M)的循環(huán)浮點數(shù)的循環(huán)浮點數(shù)生成器。生成器包括：槽指派單元，配置成將定點數(shù)中的輸入比特指派到多個槽，每個槽具有預確定數(shù)量的比特；符號比特生成單元，配置成根據輸入定點數(shù)的符號生成符號比特字段(S)；指數(shù)生成單元，配置成基于在輸入定點數(shù)中具有1值的前導有效比特的比特位置，生成指數(shù)字段(E)；以及尾數(shù)生成單元，配置成通過提取具有在相同槽內前導有效比特后的比特的第一比特群組，提取具有從包括前導有效比特的槽的下一槽的開始比特開始的第一比特群組中包括的比特與預確定比特之間多個比特的差對應的比特，以及在第二比特群組的最后比特后提供第一比特群組的開始比特，生成尾數(shù)字段(M)。

根據本發(fā)明的第二方面，提供了一種用于將如上所述循環(huán)浮點數(shù)生成器生成的兩個循環(huán)浮點數(shù)相加的循環(huán)浮點加法器。加法器包括：解碼器，配置成從輸入循環(huán)浮點加法器的循環(huán)浮點數(shù)的每個指數(shù)提取分別指示在每個循環(huán)浮點數(shù)的尾數(shù)中最高有效比特的位置的循環(huán)位置；展開單元，配置成根據循環(huán)位置展開尾數(shù)；加法器，配置成根據每個循環(huán)浮點數(shù)的符號比特將展開尾數(shù)相加；以及折疊單元，配置成折疊相加結果以生成循環(huán)尾數(shù)。