[發明專利]交替式ADC

有效

• 申請號: 201080068672.6
• 申請日: 2010-12-21
• 公開（公告）號: CN103053114B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: W·J·布賴特;R·F·佩恩
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種裝置，其包括；

多個跟蹤與保持（T/H）電路，其接收模擬輸入信號；

多路復用器，其耦合到每一個所述跟蹤與保持電路；

模數轉換器（ADC），其耦合到所述多路復用器；以及

時鐘電路，其接收時鐘信號并且耦合到每一個所述跟蹤與保持電路以及所述多路復用器，其中所述時鐘電路控制所述跟蹤與保持電路，使得所述跟蹤與保持電路的跟蹤相位是大致非重疊的，并且其中所述時鐘電路控制每個跟蹤與保持電路與ADC之間通過多路復用器的耦合。

2.根據權利要求1所述的裝置，其中所述裝置進一步包括：

數模轉換器（DAC），其耦合到所述模數轉換器；

加法器，其耦合到所述數模轉換器和所述多路復用器，以便確定所述數模轉換器的輸出信號和所述多路復用器的輸出信號之間的差；以及

放大器，其耦合到所述加法器。

3.根據權利要求2所述的裝置，其中所述時鐘電路進一步包括時鐘分頻器。

4.一種裝置，其包括：

多個級，其按一順序彼此串聯耦合，其中所述順序中的第一級接收模擬輸入信號，并且其中每一級輸出殘差信號，并且其中每一級包括：

多個跟蹤與保持（T/H）電路，其接收所述模擬輸入信號或者來自前一級的所述殘差信號；

多路復用器，其耦合到每一個所述跟蹤與保持電路；以及

第一模數轉換器（ADC），其耦合到所述多路復用器；以及

時鐘電路，其接收時鐘信號并且耦合到每一個所述跟蹤與保持電路和所述多路復用器，其中所述時鐘電路控制所述跟蹤與保持電路，使得每一級的所述跟蹤與保持電路的跟蹤相位是大致非重疊的，并且其中所述時鐘電路控制每一級的每個跟蹤與保持電路和每個第一模數轉換器之間通過每一級的所述多路復用器的耦合；

第二模數轉換器，其耦合到所述順序中的最后一級，以便接收其殘差信號；以及

數字輸出電路，其耦合到所述每一級和所述第二模數轉換器，以便產生數字輸出信號。

5.根據權利要求4所述的裝置，其中每一級進一步包括：

數模轉換器（DAC），其耦合到所述第一模數轉換器；

加法器，其耦合到所述數模轉換器和所述多路復用器，以便確定所述數模轉換器的輸出信號和所述多路復用器的輸出信號之間的差；以及

放大器，其耦合到所述加法器。

6.根據權利要求5所述的裝置，其中所述時鐘電路進一步包括時鐘分頻器。

7.一種裝置，其包括：

多個級，其按一順序彼此串聯耦合，其中所述順序中的第一級接收模擬輸入信號，并且其中每一級輸出殘差信號，并且其中每一級包括：

第一跟蹤與保持（T/H）電路，其接收所述模擬輸入信號或者來自前一級的所述殘差信號；

第二跟蹤與保持（T/H）電路，其接收所述模擬輸入信號或者來自前一級的所述殘差信號；

多路復用器，其耦合到所述第一和第二跟蹤與保持電路；以及

第一模數轉換器（ADC），其耦合到所述多路復用器；以及

時鐘電路，其接收時鐘信號并且耦合到每一個所述跟蹤與保持電路和所述多路復用器，其中所述時鐘電路控制所述跟蹤與保持電路，使得每一級的所述跟蹤與保持電路的跟蹤相位是大致非重疊的，并且其中所述時鐘電路控制每一級的每個跟蹤與保持電路和每個第一模數轉換器之間通過每一級的所述多路復用器的耦合；

第二模數轉換器，其耦合到所述順序中的最后一級，以便接收其殘差信號；以及

數字輸出電路，其耦合到所述每一級和所述第二模數轉換器，以便產生數字輸出信號。

8.根據權利要求7所述的裝置，其中每一級進一步包括：

數模轉換器（DAC），其耦合到所述第一模數轉換器；

加法器，其耦合到所述數模轉換器和所述多路復用器，以便確定所述數模轉換器的輸出信號和所述多路復用器的輸出信號之間的差；以及

放大器，其耦合到所述加法器。

9.根據權利要求8所述的裝置，其中所述時鐘電路進一步包括時鐘分頻器。

10.根據權利要求9所述的裝置，其中所述時鐘電路是二分頻的時鐘分頻器，以便產生二分頻的時鐘信號。