[發(fā)明專利]具有模擬及數(shù)字反饋控制的鎖相環(huán)路(PLL)

有效

• 申請(qǐng)?zhí)枺?/td>: 201080065499.4
• 申請(qǐng)日: 2010-12-23
• 公開（公告）號(hào): CN102812640B
• 公開（公告）日: 2016-11-30
• 發(fā)明（設(shè)計(jì)）人: 凱文·G·費(fèi)森
• 申請(qǐng)（專利權(quán)）人: 德州儀器公司
• 主分類號(hào): H03L7/099
• 分類號(hào): H03L7/099
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 章蕾

技術(shù)領(lǐng)域

本發(fā)明大體上涉及鎖相環(huán)路(PLL)且更具體地說，涉及在PLL反饋控制上的改進(jìn)。

背景技術(shù)

鎖相環(huán)路(PLL)普遍用于合成器子系統(tǒng)中。使用連續(xù)校準(zhǔn)的常規(guī)PLL?100的實(shí)例在圖1中展示。PLL?100大體上由相位/頻率檢測(cè)器(PFD)202、電荷泵204、環(huán)路濾波器206、雙增益壓控振蕩器(VCO)102、分頻器220、放大器218及校準(zhǔn)電容器CCT組成。在此配置中，有兩個(gè)分開的模擬環(huán)路、一個(gè)低帶寬環(huán)路(以誤差放大器218及VCO?102形成)及一個(gè)高帶寬環(huán)路(以分頻器220及VCO?102形成)，使得低帶寬環(huán)路可施加粗調(diào)諧電壓VC到VCO?102且高帶寬環(huán)路可施加細(xì)調(diào)諧電壓VF到VCO?102。

在操作中，高帶寬環(huán)路作為常規(guī)單路徑PLL操作，通過施加細(xì)調(diào)諧電壓VF到VCO102而提供低調(diào)諧增益特性給VCO?102，然而低帶寬環(huán)路允許寬頻率調(diào)諧范圍特性的提供。特別關(guān)于低帶寬環(huán)路，跨導(dǎo)誤差放大器218放大細(xì)調(diào)諧電壓VF(從環(huán)路濾波器206輸出)與參考電壓REF之間的差異，且將此差異作為電流施加到電容器CCT以便產(chǎn)生粗調(diào)諧電壓VC，所述粗調(diào)諧電壓VC被施加到VCO?102以用于寬VCO調(diào)諧帶寬。低頻率環(huán)路將寬帶VCO粗調(diào)諧到其中高帶寬環(huán)路變得可操作的范圍內(nèi)。此通過提供連續(xù)(但低頻率)校正給VCO?102得以實(shí)現(xiàn)。因?yàn)榈蛶挱h(huán)路僅可跟蹤輸入信號(hào)中的低頻率變化，所以此環(huán)路對(duì)PLL?100的雜散電平及寬帶相位噪聲性能將幾乎沒有直接影響。

高帶寬環(huán)路直到VCO被調(diào)諧到落在VCO細(xì)頻率輸入調(diào)諧范圍內(nèi)的頻率才操作，在所述范圍內(nèi)細(xì)VCO調(diào)諧增益變成非零。高帶寬環(huán)路一般負(fù)責(zé)設(shè)置大體相關(guān)噪聲特性。在常規(guī)單環(huán)路PLL中，調(diào)諧范圍與噪聲性能之間的權(quán)衡緊密相關(guān)。兩個(gè)環(huán)路的使用有效地使此權(quán)衡不再相關(guān)，允許PLL?100提供超越其它常規(guī)單路徑PLL的更好性能。

然而，此配置的缺點(diǎn)是PLL?100的緩慢穩(wěn)定時(shí)間。一般來說，緩慢穩(wěn)定時(shí)間可歸因于低帶寬、粗調(diào)諧環(huán)路。另一缺點(diǎn)是電容器CCT的尺寸，所述電容器CCT的尺寸經(jīng)常為很大以抑制放大器218的噪聲。由于這些缺點(diǎn)，有一些系統(tǒng)，其中PLL?100不合需要。因此，需要具有改進(jìn)性能特性的PLL。

一些其它常規(guī)電路在以下中描述：吳(Wu)等人，“具有自適應(yīng)調(diào)諧粗調(diào)環(huán)路的4.2GHz?PLL頻率合成器(A?4.2GHz?PLL?Frequency?Synthesizer?with?an?Adaptively?Tuned?Coarse?Loop)”，IEEE?2007定制集成電路會(huì)議，第547頁到第550頁；諾尼斯(Nonis)等人，“新低抖動(dòng)模擬雙調(diào)諧LC-VCO?PLL架構(gòu)的模型化、設(shè)計(jì)及特征化(Modeling，Design?and?Characterization?of?a?New?Low-Jitter?Analog?Dual?Tuning?LC-VCO?PLL?Architecture)”，IEEE固態(tài)電路期刊，第40卷，第6期，2005年6月，第1303頁到第1309頁；佩羅特(Perrott)等人，“利用混合模/數(shù)環(huán)路濾波器及全數(shù)字無參考頻率采集的2.5-Gb/s多速率0.25-μm?CMOS時(shí)鐘及數(shù)據(jù)恢復(fù)電路(A?2.5-Gb/s?Multi-Rate?0.25-μm?CMOS?Clock?and?Data?Recovery?Circuit?Utilizing?a?Hybrid?Analog/Digital?Loop?Filter?and?All-Digital?Referenceless?Frequency?Acquisition)”，IEEE固態(tài)電路期刊，第41卷，第12期，2006年12月，第2930頁到第2944頁；第6,658,748號(hào)美國專利；第6,952,124號(hào)美國專利；第7,015,763號(hào)美國專利；第7,133,485號(hào)美國專利；第7,301,407號(hào)美國專利；第7,385,452號(hào)美國專利；第2002/0008593號(hào)美國專利公開案；第2003/0141936號(hào)美國專利公開案；第2005/0212609號(hào)美國專利公開案；第2005/0212614號(hào)美國專利公開案；第2007/0057736號(hào)美國專利公開案；及用于德州儀器公司的時(shí)鐘產(chǎn)生器零件號(hào)CDCE421的數(shù)據(jù)表。

發(fā)明內(nèi)容