[發(fā)明專利]數(shù)字時(shí)鐘再生器

有效

• 申請?zhí)枺?/td>: 201080064213.0
• 申請日: 2010-02-17
• 公開（公告）號: CN102771077A
• 公開（公告）日: 2012-11-07
• 發(fā)明（設(shè)計(jì)）人: G·福爾斯貝里
• 申請（專利權(quán)）人: 模式轉(zhuǎn)換系統(tǒng)有限公司
• 主分類號: H04L7/033
• 分類號: H04L7/033;G01R23/02
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11270
• 代理人: 武晨燕;張穎玲

技術(shù)領(lǐng)域

本發(fā)明一般而言涉及使時(shí)鐘信號穩(wěn)定化。尤其是，本發(fā)明涉及根據(jù)權(quán)利要求1前序部分的時(shí)鐘再生器以及根據(jù)權(quán)利要求15前序部分的方法。本發(fā)明還涉及根據(jù)權(quán)利要求29的計(jì)算機(jī)程序以及根據(jù)權(quán)利要求30的計(jì)算機(jī)可讀介質(zhì)。

背景技術(shù)

通常，所謂的鎖相環(huán)路(PLL，Phase?Locked?Loop)電路已經(jīng)用來確定數(shù)字設(shè)計(jì)的時(shí)鐘信號滿足具體的質(zhì)量標(biāo)準(zhǔn)，比如：頻率和相位穩(wěn)定性方面的標(biāo)準(zhǔn)。但是，PLL設(shè)計(jì)需要模擬分量，因此，不能在比如現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield-Programmable?Gate?Array)中實(shí)現(xiàn)的純數(shù)字設(shè)計(jì)中集成PLL設(shè)計(jì)。這是不利的，因?yàn)樵诖蠖鄶?shù)情況下，全數(shù)字(沒有模擬電路模塊)設(shè)計(jì)是比較節(jié)約成本的替代方案。

WO93/12600和US?6,219,396描述了用于時(shí)鐘信號再生的去抖動設(shè)計(jì)，EP599311示出了一種時(shí)鐘恢復(fù)電路。這三篇文獻(xiàn)代表了不同形式的PLL。

已知的也有用于恢復(fù)已經(jīng)惡化的信號的多種非PLL方案。其中一些方案可用來穩(wěn)定具有變化頻率的時(shí)鐘信號。

Aguiar，R.L.等人在《模擬集成電路與信號處理》2005年43期，第159-170頁(Analog?Integrated?Circuits?and?Signal?Processing，43，159-170，2005)刊登了“大負(fù)荷PLD上155Mbps時(shí)鐘/數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與性能”(Design?and?Performance?of?155?Mbps?Clock/Data?Recovery?Circuits?on?Heavy?Loaded?PLDs)，披露了用于選擇性能最優(yōu)的信號的全數(shù)字機(jī)構(gòu)。這里，所謂的相位選取是用于選擇最合適的樣本作為恢復(fù)的數(shù)據(jù)或最合適的相位作為恢復(fù)的時(shí)鐘。但是，沒有對輸入時(shí)鐘信號進(jìn)行平均處理。

EP?1865649描述了采用過采樣和跟蹤的總體數(shù)字時(shí)鐘和恢復(fù)方案。這里，通過高頻時(shí)鐘對輸入數(shù)據(jù)流進(jìn)行過采樣。通過對過采樣流的鄰近樣本之間的轉(zhuǎn)換進(jìn)行定位以及通過移動鄰近樣本之間沒有發(fā)生轉(zhuǎn)換的過采樣流中非過渡區(qū)域，來跟蹤輸入數(shù)據(jù)流。產(chǎn)生的恢復(fù)的數(shù)據(jù)信號被獲得以作為非過渡區(qū)域的中心部分。通過劃分用于所述過采樣的高頻時(shí)鐘來生成恢復(fù)的時(shí)鐘信號。但是，對于確定輸入時(shí)鐘信號的平均周期時(shí)間，沒有指導(dǎo)或建議。

US?4,310,795公開了一種用于監(jiān)控遙測術(shù)中使用的周期信號特征的方案。具體來說，描述了一種電路，該電路通過對來自高頻脈沖發(fā)生器的步進(jìn)脈沖進(jìn)行計(jì)數(shù)并重置來自監(jiān)測周期信號的相位角檢測器的脈沖來測量低頻周期信號的平均周期。用每個(gè)步進(jìn)脈沖的計(jì)數(shù)加載第一移位寄存器，并且位于第一移位寄存器輸出處的加法器發(fā)出編碼所有步進(jìn)脈沖總和的信號。用加法器的輸出總和加載第二移位寄存器并且第二移位寄存器具有與減法器連接的全局式存儲單元(first?and?last?storage?cell)，該全局式存儲單元發(fā)出用來表示低頻信號的平均周期中的變化的信號。因此，可檢測到任何與期望頻率的偏差。但是，低頻信號本身并仍然是不變的。

與現(xiàn)有技術(shù)相關(guān)的問題

因此，已知了多種用于使惡化信號再生的方案。還已知了一種用于確定循環(huán)信號平均周期的方案。然而，先前沒有能替代傳統(tǒng)PLL電路的全數(shù)字方案。

發(fā)明內(nèi)容

本發(fā)明的目的在于解決上述問題并提供一種高效、可靠、節(jié)約成本的方案來生成穩(wěn)定的時(shí)鐘信號，這種方案適于數(shù)字集成。

根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明的目的是通過開頭描述過的時(shí)鐘再生器實(shí)現(xiàn)的，其中，時(shí)鐘再生器包括求平均值單元和輸出單元。求平均值單元配置為從采樣單元接收多個(gè)周期長度值，基于接收的周期長度值產(chǎn)生平均周期長度值，該平均周期長度值表示輸入時(shí)鐘信號在平均間隔內(nèi)的平均周期時(shí)間，所述平均間隔包括與所述多個(gè)周期長度值相等的多個(gè)周期。輸出單元配置為基于平均周期長度值和采樣時(shí)鐘信號產(chǎn)生穩(wěn)定的輸出時(shí)鐘信號。

這種設(shè)計(jì)是有優(yōu)勢的，因?yàn)樵诒Ａ粼磿r(shí)鐘信號的主要屬性使得同步能夠被保持的同時(shí)，能基于完全抖動的源時(shí)鐘信號和/或相位調(diào)制產(chǎn)生清晰的時(shí)鐘信號。