[發明專利]用于形成NMOS外延層的方法

有效

• 申請號: 201080059624.0
• 申請日: 2010-12-16
• 公開（公告）號: CN102687254B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: 米切爾·C·泰勒;蘇珊·B·費爾克
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

背景

技術領域

本發明的實施方式大體上涉及半導體制造工藝和半導體器件領域，尤其涉及沉積含硅膜以形成半導體器件的方法。

現有技術的描述

隨著晶體管制造得越小，生產諸如含硅金屬氧化物半導體場效應晶體管(MOSFET)器件這樣的低于100nm的互補金屬氧化物半導體(CMOS)器件的源極區域/漏極區域就變得越困難。這類MOSFET晶體管可以包括p溝道MOS(PMOS)晶體管和n溝道MOS(NMOS)晶體管。PMOS晶體管具有由n型溝道分隔開的p型源極區域/漏極區域(例如，空穴在源極區域/漏極區域之間的溝道的導電中起主要作用)。NMOS晶體管具有由p型溝道分隔開的n型源極區域/漏極區域(例如，電子在源極/漏極區域之間的溝道的導電中起主要作用)。

在NMOS的應用中，可通過蝕刻硅襯底以制成凹部來形成源極區域/漏極區域，所述凹部可用選擇性生長的含硅層來填充，所述含硅層例如是硅碳層，這里碳可看作是用于調整硅晶格的晶格常數的晶格調整元素。然后，用摻雜劑元素來摻雜所述硅碳層以形成n型源極/漏極區域。遺憾的是，傳統的處理技術目前無法形成在單晶的選擇性生長層中加入硅、晶格調整元素和n型摻雜劑元素的外延層。

發明內容

本發明提供具有受控溝道應變(channel?strain)和結電阻的NMOS晶體管及制造所述NMOS晶體管的方法。在一些實施方式中，用于形成NMOS晶體管的方法可包括(a)提供具有p型硅區域的襯底；(b)在所述p型硅區域上沉積硅晶種層；(c)在所述硅晶種層上沉積含硅體層(bulk?layer)，所述含硅體層包含硅，硅和晶格調整元素，或者硅和n型摻雜劑；(d)在所述含硅體層中注入所述晶格調整元素或者所述n型摻雜劑中的至少一種，在步驟(c)中沉積的所述含硅體層中不存在所述晶格調整元素或者所述n型摻雜劑；和(e)在步驟(d)中的注入之后使用能量光束對所述含硅體層進行退火。在一些實施方式中，所述襯底可以包含部分制造的NMOS晶體管器件，在所述部分制造的NMOS晶體管器件中限定有源極區域/漏極區域。

在一些實施方式中，NMOS晶體管可以包括晶體管層疊(stack)，所述晶體管層疊包含：形成在半導體襯底的p型硅區域上的柵極電介質和柵極電極；和源極區域/漏極區域，所述源極區域/漏極區域設置在所述晶體管層疊的兩側上，并且所述源極區域/漏極區域在所述源極區域和所述漏極區域之間且在所述晶體管層疊下面限定溝道區域，所述源極區域、漏極區域包含硅晶種層，在所述硅晶種層上沉積有含硅體層，其中所述含硅體層包含硅、晶格調整元素以及n型摻雜劑。在一些實施方式中，所述NMOS晶體管可以使用這里所述的方法制造。

在一些實施方式中，這里所述的方法可在為所述方法特別構造的半導體處理設備中執行。在一些實施方式中，用于處理半導體襯底的半導體處理設備可包括：真空傳遞室，在所述真空傳遞室中設置有一或多個襯底傳遞機械手；外延沉積室，所述外延沉積室耦合至所述真空傳遞室；注入反應器，所述注入反應器耦合至所述真空傳遞室；聚焦光束退火室，所述聚焦光束退火室耦合至所述真空傳遞室；裝載鎖定室，所述裝載鎖定室耦合至所述真空處理室；以及控制器，所述控制器用于控制所述真空處理室的操作。

其它和進一步的實施方式將在下文的詳細描述中進行描述。

附圖說明

以能夠詳細理解實現本發明的上述特征的方式，可參考實施方式獲得上文簡要概述的本發明的更具體描述，一些實施方式在附圖中圖示。然而，應注意的是，附圖僅圖示本發明的典型實施方式，因此不應視為對本發明的范圍的限制，因為本發明可允許其它等效的實施方式。

圖1描繪了根據本發明的一些實施方式的源極區域/漏極區域的沉積方法的流程圖。

圖2A至圖2F示意性描繪了根據圖1的方法的一些實施方式的源極區域/漏極區域的示例性制造階段。

圖3描繪了適用于執行本發明的部分的半導體襯底處理室的示意性剖面圖。

圖4描繪了適用于執行本發明的部分的半導體襯底處理室的示意性剖面圖。

圖5描繪了適用于執行本發明的部分的半導體襯底處理室的示意性剖面圖。

圖6描繪了適用于執行本發明的部分的多腔集成設備。

為便于理解，在可能的情況下使用相同的元件符號來表示所有附圖共有的的相同元件。上述附圖并非按比例，并且可以出于說明的目的而簡化。

詳細描述