[發明專利]半導體裝置及其制造方法

無效

• 申請號: 201080059547.9
• 申請日: 2010-12-02
• 公開（公告）號: CN102714138A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 富安一秀;高藤裕;福島康守;多田憲史;松本晉
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336;H01L27/00;H01L27/12;H01L29/786
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 權鮮枝

1.一種半導體裝置，其特征在于，

具備：

被接合基板；

薄膜元件，其形成于上述被接合基板上；以及

半導體元件，其接合到上述被接合基板上，是在半導體元件主體的上述被接合基板側層疊多個基底層而形成的，上述多個基底層分別具有絕緣層和層疊于該絕緣層的電路圖案，該各電路圖案通過形成于該各絕緣層的接觸孔而相互連接，

上述半導體元件的上述薄膜元件側的端部以上述各基底層的上述薄膜元件側的端部隨著朝向上述被接合基板側而逐漸地突出的方式設成階梯狀，并且由樹脂層包覆，

上述薄膜元件和上述半導體元件主體通過設于上述樹脂層上的連接配線而相互連接。

2.根據權利要求1所述的半導體裝置，其特征在于，

上述被接合基板是玻璃基板。

3.根據權利要求2所述的半導體裝置，其特征在于，

上述薄膜元件是薄膜晶體管，

上述半導體元件主體是MOS晶體管。

4.一種半導體裝置的制造方法，其特征在于，

具備：

半導體芯片形成工序，在形成半導體元件主體后，當形成分別具有絕緣層和層疊于該絕緣層的電路圖案、該各電路圖案通過形成于該各絕緣層的接觸孔而相互連接的多個基底層時，在該各基底層的外端部在與上述各電路圖案同一層利用與上述各電路圖案同一材料將金屬層形成為規定大小，由此形成半導體芯片；

薄膜元件形成工序，在被接合基板上形成薄膜元件；

接合工序，在形成有上述薄膜元件的被接合基板上以上述半導體元件主體側為上方的方式接合上述半導體芯片；以及

蝕刻工序，對接合到上述被接合基板上的半導體芯片中的上述各基底層的外端部的金屬層進行蝕刻，由此以上述各基底層的上述薄膜元件側的端部隨著朝向上述被接合基板側而逐漸地突出的方式，將上述半導體芯片的上述薄膜元件側的端部加工成階梯狀而形成半導體元件；以及

連接工序，在由樹脂層包覆上述半導體元件的上述薄膜元件側的端部后，在該樹脂層上形成連接配線，將上述薄膜元件和上述半導體元件主體相互連接。