[發明專利]半導體裝置

有效

• 申請號: 201080057095.0
• 申請日: 2010-11-02
• 公開（公告）號: CN102656697A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: K.特里爾
• 申請（專利權）人: 維西埃-硅化物公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 丁藝;沙捷

1.一種半導體裝置，包括：

在重摻雜基板層上生長的外延層，這兩層均為第一導電類型；

在所述外延層中的源極區，其為第二導電類型；

在所述外延層中的漏極區，其為所述第二導電類型；

用于所述漏極區的漏極接觸點，其中，所述外延層和基板層通過反偏結和MOSFET（金屬氧化物半導體場效應晶體管）溝道與所述漏極接觸點隔離；以及

導電的溝槽型饋通元件，其穿過所述外延層并接觸所述基板層以及所述源極區，其中，所述饋通元件可被操作以用于電連接所述漏極接觸點和所述基板層。

2.如權利要求1所述的半導體裝置，進一步包括接觸到所述饋通元件的柵極屏蔽。

3.如權利要求2所述的半導體裝置，其中，所述柵極屏蔽還與所述源極區接觸。

4.如權利要求2所述的半導體裝置，其中，所述柵極屏蔽包括多晶硅。

5.如權利要求1所述的半導體裝置，其中，所述饋通元件包括鎢。

6.如權利要求1所述的半導體裝置，其中，所述饋通元件包括保形涂層，其形成阻擋層。

7.如權利要求6所述的半導體裝置，其中，所述保形涂層包括氮化鈦。

8.如權利要求1所述的半導體裝置，其中，所述裝置包括倒裝芯片。

9.如權利要求1所述的半導體裝置，其中，所述裝置包括橫向擴散型金屬氧化物半導體（LDMOS）裝置。

10.一種半導體裝置，包括：

在重摻雜基板層上生長的外延層，這兩層均為第一導電類型；

在所述外延層中的源極區，其為第二導電類型；

在所述外延層中的漏極區，其為所述第二導電類型；

耦接到金屬層上的漏極接觸點，其中，所述外延層和基板層通過反偏結和MOSFET（金屬氧化物半導體場效應晶體管）溝道與所述漏極接觸點隔離；以及

導電的溝槽型饋通元件，其穿過所述外延層并接觸所述基板層，其中，所述饋通元件通過至少一個中間層與所述金屬層分開，并且其中，所述漏極接觸點和所述饋通元件通過所述外延層分開；以及

柵極結構，其中，在所述柵極結構上施加電勢形成了電路徑，其包括所述基板層、所述漏極接觸點、所述外延層和所述饋通元件。

11.如權利要求10所述的半導體裝置，進一步包括柵極屏蔽，其與所述饋通元件接觸。

12.如權利要求11所述的半導體裝置，其中，所述柵極屏蔽還與所述源極區接觸。

13.如權利要求11所述的半導體裝置，其中，所述柵極屏蔽包括多晶硅，并且其中所述饋通元件包括鎢。

14.如權利要求10所述的半導體裝置，其中，所述饋通元件包括保形涂層，其形成阻擋層。

15.如權利要求10所述的半導體裝置，其中，所述裝置包括倒裝芯片。

16.如權利要求10所述的半導體裝置，其中，所述裝置包括橫向擴散型金屬氧化物半導體（LDMOS）裝置。

17.一種制作半導體裝置的方法，所述方法包括：

在重摻雜基板層上生長的外延層中形成源極區和漏極區，所述重摻雜基板層和所述外延層均為第一導電類型，所述源極區和所述漏極區均為第二導電類型；

形成漏極接觸點，其中，所述外延層和基板層通過反偏結和MOSFET（金屬氧化物半導體場效應晶體管）溝道與所述漏極接觸點隔離；以及

形成導電的溝槽型饋通元件，其穿過所述外延層并與所述基板層和所述源極區接觸，其中，所述饋通元件可被操作以用于電連接所述漏極接觸點和所述基板層。

18.如權利要求17所述的方法，進一步包括形成與所述饋通元件接觸并與所述源極區接觸的柵極屏蔽。

19.如權利要求17所述的方法，其中，所述形成所述饋通元件進一步包括：

在所述中間層上形成溝槽，并且該溝槽延伸到所述基板層中；

將所述溝槽敷涂以阻擋層；以及

用導電材料填充所述溝槽。

20.如權利要求17所述的方法，其中，所述裝置是從以下組中選出的，所述組包括：倒裝芯片，以及橫向擴散型金屬氧化物半導體（LDMOS）裝置。