[發明專利]SiC外延晶片及其制造方法

有效

• 申請號: 201080056408.0
• 申請日: 2010-12-08
• 公開（公告）號: CN102656297A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 武藤大祐;百瀬賢治;小田原道哉
• 申請（專利權）人: 昭和電工株式會社
• 主分類號: C30B29/36
• 分類號: C30B29/36;C23C16/02;C23C16/42;C30B25/16;C30B25/20;H01L21/205
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 段承恩;楊光軍

技術領域

本發明涉及SiC外延晶片及其制造方法，特別是涉及缺陷密度低、膜厚和載流子密度的均一性高、沒有臺階束（臺階聚束、臺階積累，step?bunching）的高品質的SiC外延晶片及其制造方法。

本申請基于在2009年12月14日在日本提出的專利申請2009-283113號要求優先權，將其內容援引于本申請中。

背景技術

作為對于地球溫室化問題的應對，要求節能技術的提高。在很多的技術項目被提出的過程中，降低電力轉換時的能量損耗的功率電子學技術處于骨干技術的位置。功率電子學以往使用硅（Si）半導體進行技術改良使性能提高，但據說從硅的材料物性的極限來看，其性能的提高也正在接近極限。因此，與硅相比具有較大的物性極限的碳化硅（SiC）正在受到期待。碳化硅相對于硅具有例如帶隙約為3倍、絕緣擊穿電場強度約為10倍、熱導率約為3倍的優異的物性，期待著面向功率器件、高頻器件、高溫工作器件等的應用。

為了促進SiC器件的實用化，確立高品質的晶體生長技術、高品質的外延生長技術是不可缺少的。

SiC具有較多的多型，但為了制作實用的SiC器件，主要使用的是4H-SiC。作為SiC器件的基板，使用由采用升華法等制成的塊狀晶體加工出的SiC單晶晶片，通常，采用化學氣相沉積法（CVD）在其上形成成為SiC器件的活性區域的SiC外延膜。

在外延膜中容易混入與用于基板的多型不同的多型，例如，在基板使用了4H-SiC的情況下，混入3C-SiC和/或8H-SiC。不同的多型的混入擾亂晶格的層積結構，成為層積缺陷。

為了抑制它們的混入，外延生長一般是使SiC單晶基板微傾斜從而使其階流（step-flow）生長（來自原子階的橫向生長）來進行，但具有快的生長速度的臺階追趕具有慢的生長速度的臺階從而合體，產生臺階束。

在制作高品質的外延膜時，需要降低層積缺陷和臺階束。另外，還需要降低外延膜的表面的三角形的缺陷（以下稱為「三角缺陷」），降低面內的膜厚的偏差和載流子濃度的偏差。

＜低偏離角SiC單晶基板上的外延生長＞

在SiC基板為直到2英寸左右的尺寸的情況下，SiC單晶基板的偏離角（off?angle）主要使用8°。在該偏離角下，晶片表面的臺（terrace）寬度小，可容易地得到階流生長。但是，偏離角越大，從SiC錠得到的晶片枚數就越少。因此，在3英寸以上的SiC基板中，主要使用4°左右的偏離角的基板。

從削減成本的觀點來看，要求確立更低的偏離角、最優選的是作為能夠進行階流生長的偏離角已知的0.4°左右的微傾斜偏離角SiC單晶基板上的外延生長技術。

但是，偏離角越低，SiC單晶基板（晶片）的表面的臺寬度就越大，因此進入到臺階端的遷移原子的進入速度、即臺階端的生長速度容易產生偏差，其結果，快的生長速度的臺階追趕慢的生長速度的臺階從而合體，存在產生臺階束的的問題。特別是在外延面為Si面的情況下，由于與C面相比表面原子的遷移被抑制，因此容易產生臺階束。臺階束的降低在低偏離角SiC單晶基板的利用中是較大的課題。

另外，例如，在0.4°的偏離角的晶片中，與4°的偏離角的晶片相比臺寬度變為10倍，階流生長的長度變長一個數量級，因此有以往使用的常識的階流生長的條件不能原樣地使用之虞。

＜臺階束及其觀察、評價＞

所謂臺階束，是指在表面原子臺階（通常為2~10原子層左右）聚集并合體的現象，也有時指該表面的階差本身。在非專利文獻2中表示了典型的臺階束。

以往，臺階束的觀察和評價，通過微分干涉顯微鏡等的光學顯微鏡和具有原子分辨率的原子力顯微鏡（AFM）的組合來進行的情況較多（例如，非專利文獻2、3）。

＜三角缺陷和層積缺陷以及它們的觀察、評價＞

在本說明書中，所謂「三角缺陷」，是指具有與使SiC單晶基板微傾斜的[11-20]方向垂直的邊的大致三角形的缺陷，其存在于外延膜的表面（再者，在本說明書中，在密勒指數的表記中，“-”意指附于其緊后面的指數的杠）。尺寸雖然也取決于偏離角度、缺陷的起點的深度和膜厚，但在從外延膜的表面側觀察的情況下，單邊的尺寸為2μm~1mm左右，高度/深度為50nm左右。可以通過使用激光的光學式表面檢查裝置、寬范圍觀察型原子力顯微鏡、微分干涉顯微鏡等進行檢測。