[發明專利]利用持續的等離子體的PECVD多重步驟處理

無效

• 申請號: 201080055555.6
• 申請日: 2010-12-15
• 公開（公告）號: CN102652186A
• 公開（公告）日: 2012-08-29
• 發明（設計）人: M·J·西蒙斯;S-Y·B·唐;M·H·林;P·賴利;S·拉斯
• 申請（專利權）人: 應用材料公司
• 主分類號: C23C16/50
• 分類號: C23C16/50;C23C16/54;C23C16/44;C23C16/30;C23C16/52;H01L21/205
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明的具體實施例大體上關于集成電路的制造。特別地，本發明的具體實施例關于在處理腔室內的多層沉積期間減少缺陷的方法。

先前技術

在集成電路的制造中，化學氣相沉積工藝通常用于多種材料層的沉積或蝕刻。常規的熱CVD工藝將反應性化合物提供至基板表面，其中熱誘導的化學反應發生于基板表面以產生期望的層。等離子體增強的化學氣相沉積(PECVD)工藝應用了耦合至沉積腔室的功率源(例如，射頻(RF)功率或微波功率)，以增加反應性化合物的解離。因此，與那些需要較高基板溫度的相似熱工藝相比，PECVD工藝可在較低基板溫度(例如，約75℃至650℃)快速生長具良好品質的材料，而成為多產且成本高效的方法。這對于熱預算(Thermal?Budget)需求較為嚴格的工藝而言有優點。舉例而言，在諸如微處理器、動態隨機存取存儲器(DRAM)、NAND快閃存儲器及NOR快閃存儲器之類的以硅晶圓為基礎的微電子產品的制造中，因上述理由而對薄膜沉積使用PECVD工藝是很普遍的。

現代光刻技術通常涉及稱為步進機(stepper)的裝備的使用，所述步進機用以遮蓋并暴露光阻層。步進機通常使用單色的(單一波長)輻射能(例如，單色光)，使它們能產生制造精細幾何裝置所需的復雜圖案。然而，當處理基板時，基板的上表面的表面形貌逐漸變得較不平整。如此不平坦的表面形貌可造成輻射能的反射及折射，造成遮罩的不透光部份下方的部分光阻劑曝光。結果，此不平坦的表面形貌可改變由光阻層所轉移的圖案，從而改變所制造結構的臨界尺寸。

有助于實現必要尺寸精確度的方式之一為使用介電抗反射涂層(DARC)，所述介電抗反射涂層通常為氧氮化硅(SiO_xN_y)、氧化硅(SiOx)或氮化硅(SiN_x)的薄層。已發現DARC具有理想的光刻性質。DARC的形成使諸如膜的折射率(n)、吸收系數(k)以及厚度(t)之類的光學及物理膜參數的可靠控制成為必要。通常，可選擇DARC的光學特征，以在光刻工藝期間使發生于層間界面處的反射的影響最小。DARC的吸收系數(k)可使任一方向上傳送的輻射能的量最小化，因而減弱所傳送的入射輻射能及入射輻射能的反射。為了減少入射的輻射能的折射，DARC的折射率(n)匹配相關光阻材料的折射率。

可通過如上述的熱CVD工藝或PECVD工藝形成DARC以促進反應物氣體的激發和/或解離。DARC膜的沉積必然涉及獨特的壓力、電極間距、等離子體功率設定點、氣體流速、整體氣流以及基板溫度。用于各膜的沉積的典型方法涉及穩定晶圓溫度、壓力、氣流，以及設定電極間距，并接著點燃等離子體。當沉積了期望量的膜時，熄滅等離子體以終止沉積，并接著排空處理腔室中的所有揮發性物種。

當在相同處理腔室中沉積多重膜時，需要建立第一膜沉積的條件，并點燃等離子體以沉積第一膜，并接著終止等離子體。之后，建立第二膜沉積的條件，并點燃等離子體以沉積第二膜，并接著終止等離子體。可針對兩個以上的層持續此程序，直到沉積了期望的膜疊層為止。然而，由于當等離子體熄滅時在基板與顆粒之間不存在排斥力(例如，范德瓦耳斯力)，造成不希望有的顆粒在后續多層之間的過渡期間吸附或掉落至基板上，所以此常規的方法使顆粒能在每次沉積結束時污染基板。

此外，由于未完全反應物種存在于沉積層表面上，也可能形成不希望有的缺陷或顆粒。在疊層中形成覆蓋層的后續沉積期間，這些未完全反應的材料可能作為成核位置，而與后續PECVD步驟的反應物進行反應。在底部界面處所造成的缺陷可能與后續膜一起被修飾，而成為更大的缺陷。這些缺陷通常是無法檢測的，直到它們在沉積了許多層之后成為更大的缺陷為止。作為圖4中示出的介電疊層的簡化剖面草圖，在介電疊層的多層沉積期間，最開始出現于底部界面處的一個或多個缺陷402被修飾成更大的缺陷404。在沉積許多層之后，缺陷(以406表示)可能變得夠大而能改變介電疊層的表面形貌或影響介電疊層的膜性質，從而損害包含所述疊層的有源電子器件的性能。

因此，對于在處理腔室內的多層沉積期間減少基板上的缺陷形成的方法有需求。

發明內容