[發明專利]分布式多核存儲器初始化

有效

• 申請號: 201080055347.6
• 申請日: 2010-11-22
• 公開（公告）號: CN102648453A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 奧斯溫·霍斯蒂
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F15/177
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠

技術領域

本發明一般性地涉及數據處理系統。在一方面，本發明涉及用于在系統啟動初始化期間進行存儲器初始化的方法和裝置。

背景技術

數據處理或計算系統被設計為給予一個或多個用戶獨立的計算能力，可以在包括例如大型機、小型機、工作站、服務器、個人計算機、互聯網終端、筆記本計算機和嵌入式系統等許多形式中找到。一般地，計算機系統結構設計為包括提供一個或多個高速高帶寬訪問所選擇的系統組件、相關的存儲器和控制邏輯（典型地是在系統板上）的微處理器核和為系統提供輸入和/或輸出（I/O）的若干外圍設備。例如，圖1示出了一種用于傳統的計算機系統100的舉例式結構。計算機系統100包括一個或多個處理器102，其跨越“北”橋104與系統存儲器108相連。通常，存儲器陣列108包括一個或多個存儲器模塊，還可包括用于增加或替換存儲器模塊的存儲器插槽。北橋電路104可以編程為與多種存儲器模塊接口，如圖所示，北橋電路104為多個存儲器模塊108所共享。結果，如果板上組裝了不同的存儲器模塊，北橋電路104就必須用使每一個存儲器模塊都正常運行的參數進行編程。所繪出的北橋電路104通過高速高帶寬的總線（例如，存儲器總線107）連接到存儲器108，還通過高速高帶寬的總線（例如，ALINK或PCI總線）連接到“南”橋112。“南”橋112連接到諸如外設組件互連（PCI）總線110（而它又連接到網絡接口卡（NIC）120）、串行AT附件（SATA）接口114、通用串行總線（USB）接口116和低引腳數（LPC）總線118（而它又連接到超級輸入/輸出控制器芯片（SuperI/O）122和BIOS存儲器124）之類一個或多個I/O設備。可以理解，如果需要，可在計算機系統100中包括其它的總線、設備和/或子系統，諸如緩沖存儲器、調制解調器、并行或串行接口、SCSI接口等。還有，北橋104和南橋112可以用單個芯片或多個芯片實現，這導致了一個集合式的術語“芯片組”。可替換地，北橋芯片的功能的全部或部分可以存在于處理器102內。

計算機系統典型地包括一組稱作基本輸入/輸出系統（BIOS）的內置的軟件例程，它提供了在系統硬件和操作系統軟件之間的軟件接口，使得程序員和用戶可以與系統硬件進行交互。BIOS指令存儲于非易失性存儲器124（例如ROM（只讀存儲器）、PROM（可編程ROM）、EPROM（可擦除PROM）、EEPROM（電可擦除PROM）、閃存RAM（隨機存取存儲器）或類似物）內，并用來控制在上電（power?up）時的重要的計算機系統功能，包括測試和初始化存儲器、盤存和初始化系統、測試系統。在上電時的這些功能被稱作“系統啟動”或“啟動系統”，在每次系統上電或復位時會發生。在圖1所示的傳統的計算機系統100中，BIOS在稱為啟動紐帶處理器的處理器102中的一個上運行，以啟動計算系統100。在操作中，啟動紐帶處理器102通過北橋104與存儲器陣列108通信。北橋電路104包括存儲器控制器106，存儲器控制器106連接到與諸如雙倍數據速率（DDR）總線之類存儲器總線107接口的一個或多個通道控制器。北橋電路104還在例如是外設組件互連（PCI）總線的標準總線109上與一個或多個南橋112通信。南橋112與一個或多個輸入/輸出（I/O）設備120、122、124通信，但能夠將更多的或更少的設備（未圖示）附在南橋112上。

一旦進行系統初始化，啟動紐帶處理器102就在系統啟動期間執行所有的存儲器測試和清除，這會占用大量時間。大型服務器系統往往需要若干分鐘來啟動，同時其它的處理器則處于閑置狀態。在所描述的例子中，在啟動紐帶處理器上執行的BIOS通過從啟動紐帶處理器102基于來自DIMM存儲器108的、在DDR存儲器總線107上的信息編程寄存器來初始化北橋電路104的存儲器控制器106。存儲器初始化可包括核實存儲器模塊數、驗證存儲器的正確操作（無卡位）和將存儲器初始化或清除為已知值。因為有大容量存儲器108（例如，8、16或32GB的存儲器），傳統系統會需要若干分鐘來初始化存儲器，特別是在“DDR訓練”過程使用啟動紐帶處理器102通過連續執行按順序排列的存儲器初始化任務而不考慮任務間的依賴關系來初始化存儲器的情況下。當有大數目的存儲器108附在每個控制器106上時，這一延遲加劇。