[發明專利]可配置數字模擬鎖相環路

有效

• 申請號: 201080055240.1
• 申請日: 2010-12-07
• 公開（公告）號: CN102648581A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 杰里米·D·鄧恩沃思;加里·J·巴蘭坦;布尚·S·阿蘇瑞
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03L7/089
• 分類號: H03L7/089;H03L7/093
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本發明一般來說涉及鎖相環路，且更具體來說涉及混合模擬數字鎖相環路。

背景技術

鎖相環路(PLL)相對于參考信號產生信號。鎖相環路電路基于參考信號與PLL輸出信號的相位和/或頻率的差而調整所述輸出信號的頻率。輸出信號的頻率基于所述差而增大或減小。因此，鎖相環路為使用負反饋的控制系統。鎖相環路用于例如收音機、電信電路，和計算機等電子裝置以及其它裝置中。

PLL常使用諧振調諧式壓控振蕩器(VCO)來產生PLL輸出信號。諧振調諧式VCO常包含電容性裝置和諧振電感-電容(LC)電路。電容性裝置通常包含具有電容的至少一個可變電抗器，所述至少一個可變電抗器響應調諧電壓以改變PLL輸出信號的頻率。

一些常規PLL包含一個或一個以上數字組件。此些PLL在一些方面具有優于模擬環路的優點。令人遺憾的是，這些PLL也具有一些缺點。因此，需要具有模擬和數字環路兩者的優點的PLL。

發明內容

一種鎖相環路(PLL)裝置可配置成模擬鎖相環路和混合模擬數字鎖相環路。在模擬模式中，至少連接相位檢測器、模擬環路濾波器和壓控振蕩器(VCO)以形成模擬環路。在數字模式中，至少連接相位檢測器、壓控振蕩器(VCO)、時間到數字轉換器(TDC)、數字環路濾波器和數字到模擬轉換器(DAC)以形成混合數字模擬環路。

附圖說明

圖1為根據本發明的示范性實施例的混合模擬數字鎖相環路裝置(PLL裝置)的框圖。

圖2為PLL裝置的框圖，其中切換機構在數字模式期間配置濾波器元件以形成積分器。

圖3為連接到電荷泵和電流DAC的切換機構的示意說明，其中切換元件為晶體管。

圖4為在切換機構處于模擬模式中時形成的模擬環路濾波器的示意圖。

圖5為在復數平面中的示范性環路濾波器的濾波器響應的圖形表示。

圖6為在切換機構處于數字模式中時形成的積分器的示意圖。

圖7為雙重模式PLL的框圖，所述雙重模式PLL具有在參考路徑中具有較低頻率端口的兩點調制。

圖8為雙重模式PLL的框圖，所述雙重模式PLL具有在反饋路徑中具有較低頻率端口的兩點調制。

圖9為雙重模式PLL的框圖，所述雙重模式PLL具有在反饋路徑中具有使用差量信號調制的較低頻率端口的兩點調制。

圖10為根據本發明的示范性實施例的管理PLL裝置的方法的流程圖。

圖11為以模擬模式配置PLL裝置的方法的流程圖。

圖12為以數字模式配置PLL裝置的方法的流程圖。

圖13為具有電流源輸出級的電流導引DAC的示意表示。

圖14為根據另一配置的具有電流源輸出級的電流導引DAC的示意表示。

圖15為具有電流源輸出級的示范性電流脈沖DAC的示意表示。

具體實施方式

詞“示范性”在本文中用以表示“充當實例、例子或例證”。本文中描述為“示范性”的任何實施例不必被解釋為比其它實施例優選或有利。

圖1為根據本發明的示范性實施例的可配置模擬數字鎖相環路裝置(PLL裝置)100的框圖。可使用裝置、電路和/或代碼的任何合適組合來實施參看圖1所論述的功能塊。因此，塊的功能可以硬件、軟件和/或固件實施。若干塊的功能可由單個電路或裝置執行，且描述為由單個塊執行的功能可由若干裝置或電路執行。