[發(fā)明專利]具有可編程浮置背板的SOI CMOS結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201080051702.2
• 申請日: 2010-11-02
• 公開（公告）號: CN102612742A
• 公開（公告）日: 2012-07-25
• 發(fā)明（設(shè)計(jì)）人: T·H·寧;蔡晶;J-B·瑤;A·克哈基菲魯茲;R·H·德納德
• 申請（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L27/12
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 吳立明;李崢宇

1.一種半導(dǎo)體結(jié)構(gòu)，包括：

嵌入在襯底中的掩埋浮置導(dǎo)電材料部分；

第一掩埋絕緣體層，接觸所述掩埋浮置導(dǎo)電材料部分的底部表面；

第二掩埋絕緣體層，接觸所述掩埋浮置導(dǎo)電材料部分的頂部表面；

頂部半導(dǎo)體層，包括第一半導(dǎo)體區(qū)域以及至少一個場效應(yīng)晶體管的源極區(qū)和漏極區(qū)；以及

可切換電壓供應(yīng)系統(tǒng)，配置成提供至少一個電壓給所述第一半導(dǎo)體區(qū)域。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中：

所述第一半導(dǎo)體區(qū)域包括p型注入體場效應(yīng)晶體管的源極區(qū)和漏極區(qū)；以及

所述至少一個電壓包括跨所述p型注入體場效應(yīng)晶體管的所述源極區(qū)和所述漏極區(qū)而不同的電壓，其中所述p型注入體場效應(yīng)晶體管配置成生成具有充足能量以穿過所述第二掩埋絕緣體層并且流入所述掩埋浮置導(dǎo)電材料部分的熱電子。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述p型注入體場效應(yīng)晶體管的所述源極區(qū)和所述漏極區(qū)和所述至少一個場效應(yīng)晶體管的所述源極區(qū)和所述漏極區(qū)疊置在所述掩埋浮置導(dǎo)電材料部分之上。

4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二掩埋絕緣體層是厚度為從5nm至1000nm的氧化硅層。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二掩埋絕緣體層具有從10nm至200nm的厚度。

6.根據(jù)權(quán)利要求2至5中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其中所述掩埋浮置導(dǎo)電材料部分由所述第一掩埋絕緣體層、所述第二掩埋絕緣體層和至少一個溝道隔離結(jié)構(gòu)包封，并且所述至少一個溝道隔離結(jié)構(gòu)側(cè)向圍繞和包圍所述掩埋浮置導(dǎo)電材料部分。

7.根據(jù)權(quán)利要求2至6中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個場效應(yīng)晶體管包括至少一個p型場效應(yīng)晶體管和至少一個n型場效應(yīng)晶體管。

8.根據(jù)權(quán)利要求2至7中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其中所述掩埋浮置導(dǎo)電材料部分不與任何導(dǎo)電結(jié)構(gòu)接觸。

9.根據(jù)權(quán)利要求2至8中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個場效應(yīng)晶體管包括至少一個全耗盡型場效應(yīng)晶體管，所述至少一個全耗盡型場效應(yīng)晶體管具有接觸所述第二掩埋絕緣體層的源極區(qū)和漏極區(qū)。

10.根據(jù)權(quán)利要求2至8中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其中所述頂部半導(dǎo)體層還包括疊置所述掩埋浮置導(dǎo)電材料部分之上的n摻雜半導(dǎo)體區(qū)域。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，還包括另一可切換電壓供應(yīng)系統(tǒng)，配置成提供正電壓給所述n摻雜半導(dǎo)體區(qū)域，其中所述正電壓高到足以導(dǎo)致電子從所述掩埋浮置導(dǎo)電材料部分通過所述第二掩埋絕緣體層進(jìn)入所述n摻雜半導(dǎo)體區(qū)域。

12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體結(jié)構(gòu)，還包括：

至少一個溝道隔離結(jié)構(gòu)，側(cè)向地包圍和圍繞所述掩埋浮置導(dǎo)電材料部分；

至少一個第二溝道隔離結(jié)構(gòu)，側(cè)向地包圍和圍繞所述n摻雜半導(dǎo)體區(qū)域，其中所述n摻雜半導(dǎo)體區(qū)域與所述第二掩埋絕緣體層的上表面接觸。

13.根據(jù)權(quán)利要求10至12中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，還包括：

n摻雜半導(dǎo)體區(qū)域接觸過孔，接觸所述n摻雜半導(dǎo)體區(qū)域的上表面的一部分；以及

電介質(zhì)材料層，嵌入有所述n摻雜半導(dǎo)體區(qū)域接觸過孔，并且接觸所述n摻雜半導(dǎo)體區(qū)域的所述上表面的另一部分。

14.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中：

所述第一半導(dǎo)體區(qū)域包括n摻雜半導(dǎo)體區(qū)域；以及

所述至少一個電壓包括到所述n摻雜半導(dǎo)體區(qū)域的至少一個電壓，其中所述至少一個電壓具有足夠高的幅度以導(dǎo)致電子遂穿通過所述第二掩埋絕緣體層進(jìn)入所述掩埋浮置導(dǎo)電材料部分或從所述掩埋浮置導(dǎo)電材料部分離開。

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個電壓包括第一電壓和第二電壓，所述第一電壓導(dǎo)致電子從所述n摻雜半導(dǎo)體區(qū)域遂穿通過所述第二掩埋絕緣體層進(jìn)入所述掩埋浮置導(dǎo)電材料部分，并且所述第二電壓導(dǎo)致電子從所述掩埋浮置導(dǎo)電材料部分遂穿通過所述掩埋絕緣體層進(jìn)入所述n摻雜半導(dǎo)體區(qū)域。