[發(fā)明專利]像素電路和顯示裝置有效
| 申請?zhí)枺?/td> | 201080050378.2 | 申請日： | 2010-07-22 |
| 公開（公告）號： | CN102598108A | 公開（公告）日： | 2012-07-18 |
| 發(fā)明（設(shè)計）人： | 山內(nèi)祥光 | 申請（專利權(quán)）人： | 夏普株式會社 |
| 主分類號： | G09G3/36 | 分類號： | G09G3/36;G02F1/133;G09G3/20;G09G3/30 |
| 代理公司： | 北京尚誠知識產(chǎn)權(quán)代理有限公司 11322 | 代理人： | 龍淳 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 像素 電路 顯示裝置 | ||
1.一種像素電路，其特征在于，包括：
顯示元件部，其包含單位顯示元件；
內(nèi)部節(jié)點，其構(gòu)成所述顯示元件部的一部分，并保持施加于所述顯示元件部的像素數(shù)據(jù)的電壓；
第一開關(guān)電路，其至少經(jīng)由規(guī)定的開關(guān)元件將從數(shù)據(jù)信號線供給的所述像素數(shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點；
第二開關(guān)電路，其將供給到規(guī)定的電壓供給線的電壓不經(jīng)由所述規(guī)定的開關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點；和
控制電路，其將與所述內(nèi)部節(jié)點所保持的所述像素數(shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并且控制所述第二開關(guān)電路的導(dǎo)通或非導(dǎo)通，
在第一～第三晶體管元件中，所述第二開關(guān)電路具有所述第一晶體管元件和第三晶體管元件，所述控制電路具有所述第二晶體管元件，所述第一～第三晶體管元件具有第一端子、第二端子以及對所述第一端子與第二端子間的導(dǎo)通進行控制的控制端子，
所述第二開關(guān)電路包括所述第一晶體管元件和所述第三晶體管元件的串聯(lián)電路，
所述控制電路包括所述第二晶體管元件和所述第一電容元件的串聯(lián)電路，
所述第一開關(guān)電路的一端與所述數(shù)據(jù)信號線連接，
所述第二開關(guān)電路的一端與所述電壓供給線連接，
所述第一開關(guān)電路和所述第二開關(guān)電路各自的另一端和所述第二晶體管元件的第一端子，與所述內(nèi)部節(jié)點連接，
所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端相互連接，
所述第二晶體管元件的控制端子與第一控制線連接，
所述第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接，
所述第一電容元件的另一端不經(jīng)由所述延遲電路地與所述第二控制線連接。
2.一種像素電路，其特征在于，具備：
顯示元件部，其包含單位顯示元件；
內(nèi)部節(jié)點，其構(gòu)成所述顯示元件部的一部分，并保持施加于所述顯示元件部的像素數(shù)據(jù)的電壓；
第一開關(guān)電路，其至少經(jīng)由規(guī)定的開關(guān)元件將從數(shù)據(jù)信號線供給的所述像素數(shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點；
第二開關(guān)電路，其將供給到規(guī)定的電壓供給線的電壓不經(jīng)由所述規(guī)定的開關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點；和
控制電路，其將所述內(nèi)部節(jié)點所保持的所述像素數(shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并且控制所述第二開關(guān)電路的導(dǎo)通或非導(dǎo)通，
在第一～第三晶體管元件中，所述第二開關(guān)電路具有所述第一晶體管元件和所述第三晶體管元件，所述控制電路具有所述第二晶體管元件，所述第一～第三晶體管元件具有第一端子、第二端子以及對所述第一端子和所述第二端子間的導(dǎo)通進行控制的控制端子，
所述第二開關(guān)電路包括所述第一晶體管元件和所述第三晶體管元件的串聯(lián)電路，
所述控制電路包括所述第二晶體管元件和所述第一電容元件的串聯(lián)電路，
所述第一開關(guān)電路的一端與所述數(shù)據(jù)信號線連接，
所述第二開關(guān)電路的一端與所述電壓供給線連接，
所述第一開關(guān)電路和所述第二開關(guān)電路各自的另一端和所述第二晶體管元件的第一端子與所述內(nèi)部節(jié)點連接，
所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端相互連接，
所述第二晶體管元件的控制端子與第一控制線連接，
所述第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接，
所述第一電容元件的另一端不經(jīng)由所述延遲電路地與第三控制線連接。
3.如權(quán)利要求1或2所述的像素電路，其特征在于，采用如下結(jié)構(gòu)：
所述延遲電路具備第一延遲用晶體管元件和第二延遲用晶體管元件，所述第一延遲用晶體管元件和所述第二延遲用晶體管元件具有第一端子、第二端子以及對所述第一端子與所述第二端子間的導(dǎo)通進行控制的控制端子，
所述第一延遲用晶體管元件將第一端子與所述第三晶體管元件的控制端子連接，將第二端子和控制端子與所述第二控制線連接，
所述第二延遲用晶體管元件將第一端子與所述第三晶體管元件的控制端子連接，將第二端子與所述第二控制線連接，將控制端子與所述第一控制線連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于夏普株式會社，未經(jīng)夏普株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201080050378.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
