[發明專利]邏輯電路和半導體器件

有效

• 申請號: 201080047701.0
• 申請日: 2010-09-24
• 公開（公告）號: CN102576738A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 山崎舜平;小山潤;津吹將志;野田耕生
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H01L29/786
• 分類號: H01L29/786;G09F9/30;H01L21/8236;H01L27/08;H01L27/088;H03K19/0944;H03K19/096
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 柯廣華;朱海煜

1.一種邏輯電路，包括：

具有第一端子和第二端子的薄膜晶體管，

其中，所述第一端子和所述第二端子中的一個電連接到通過使所述薄膜晶體管截止而進入浮動狀態的結點，以及

其中，所述薄膜晶體管的溝道形成區使用氫濃度為5×10¹⁹原子/cm³或更小的氧化物半導體來形成。

2.如權利要求1所述的邏輯電路，還包括電容器，

其中，所述電容器的一個端子電連接到所述結點。

3.如權利要求1所述的邏輯電路，

其中，所述氧化物半導體使用In-Ga-Zn-O基的氧化物半導體層來形成。

4.一種包括權利要求1所述的邏輯電路的半導體器件。

5.一種邏輯電路，包括：

第一薄膜晶體管，具有電連接到高電源電位線的第一端子；

第二薄膜晶體管，具有電連接到輸入端子的柵極端子以及電連接到所述第一薄膜晶體管的柵極端子和第二端子的第一端子；

第三薄膜晶體管，具有電連接到脈沖信號線的柵極端子、電連接到所述第二薄膜晶體管的第二端子的第一端子以及電連接到低電源電位線的第二端子；以及

第四薄膜晶體管，具有電連接到所述脈沖信號線的柵極端子、電連接到所述第一薄膜晶體管的所述柵極端子和所述第二端子的第一端子以及電連接到輸出端子的第二端子，

其中，所述第四薄膜晶體管的所述第二端子電連接到通過使所述第四薄膜晶體管截止而進入浮動狀態的結點，以及

其中，所述第四薄膜晶體管的溝道形成區使用氫濃度為5×10¹⁹原子/cm³或更小的氧化物半導體來形成。

6.如權利要求5所述的邏輯電路，

其中，所述第一至第三薄膜晶體管的溝道形成區各使用氫濃度為5×10¹⁹原子/cm³或更小的氧化物半導體來形成。

7.如權利要求5所述的邏輯電路，還包括電容器，

其中，所述電容器的一個端子電連接到所述第四薄膜晶體管的所述第二端子和所述輸出端子，以及

其中，所述電容器的另一個端子電連接到所述低電源電位線。

8.如權利要求5所述的邏輯電路，

其中，所述氧化物半導體使用In-Ga-Zn-O基的氧化物半導體層來形成。

9.一種包括權利要求5所述的邏輯電路的半導體器件。

10.一種邏輯電路，包括：

第一薄膜晶體管，具有電連接到高電源電位線的第一端子；

第二薄膜晶體管，具有電連接到脈沖信號線的柵極端子以及電連接到所述第一薄膜晶體管的柵極端子和第二端子的第一端子；

第三薄膜晶體管，具有電連接到輸入端子的柵極端子、電連接到所述第二薄膜晶體管的第二端子的第一端子以及電連接到低電源電位線的第二端子；以及

第四薄膜晶體管，具有電連接到所述脈沖信號線的柵極端子、電連接到所述第二薄膜晶體管的所述第二端子和所述第三薄膜晶體管的所述第一端子的第一端子以及電連接到輸出端子的第二端子，

其中，所述第四薄膜晶體管的所述第二端子電連接到通過使所述第四薄膜晶體管截止而進入浮動狀態的結點，以及

其中，所述第四薄膜晶體管的溝道形成區使用氫濃度為5×10¹⁹原子/cm³或更小的氧化物半導體來形成。

11.如權利要求10所述的邏輯電路，

其中，所述第一至第三薄膜晶體管的溝道形成區各使用氫濃度為5×10¹⁹原子/cm³或更小的氧化物半導體來形成。

12.如權利要求10所述的邏輯電路，還包括電容器，

其中，所述電容器的一個端子電連接到所述第四薄膜晶體管的所述第二端子和所述輸出端子，以及

其中，所述電容器的另一個端子電連接到所述低電源電位線。

13.如權利要求10所述的邏輯電路，

其中，所述氧化物半導體使用In-Ga-Zn-O基的氧化物半導體層來形成。

14.一種包括權利要求10所述的邏輯電路的半導體器件。