[發明專利]非易失性存儲器中的數據高速緩存

有效

• 申請號: 201080044714.2
• 申請日: 2010-10-05
• 公開（公告）號: CN102576333A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: S·S·迪什卡爾;S·卡瑪卡;A·普魯希;R·K·喬里
• 申請（專利權）人: 馬維爾國際貿易有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

1.一種系統，包括：

主機系統；

數據存儲設備；

非易失性存儲器結構，其被配置用于高速緩存關于所述數據存儲設備的數據；以及

控制器，其被配置用于(i)操作所述數據存儲設備，(ii)接收來自所述主機系統的邏輯地址，(ii)在所述非易失性存儲器結構中分配物理頁面，(iv)存儲從所述邏輯地址到所述物理頁面的物理地址的映射，(v)接收與所述邏輯地址關聯的數據，以及(vi)基于所述物理地址，將關聯于所述邏輯地址的所述數據寫入到所述非易失性存儲器結構，以便高速緩存關聯于所述邏輯地址的所述數據，其中所述映射指示關聯于所述邏輯地址的所述數據的被高速緩存狀態。

2.根據權利要求1所述的系統，其中所述控制器被配置用于接收與來自所述主機系統或所述數據存儲設備中之一的所述邏輯地址關聯的所述數據。

3.根據權利要求1所述的系統，其中所述控制器被配置用于(i)基于與被寫入到不同物理頁面的所述邏輯地址關聯的所述數據而使所述映射無效，以及(ii)執行對與所述被無效的映射關聯的物理頁面的擦除，以使所述物理頁面可用于重新分配。

4.根據權利要求1所述的系統，其中所述控制器被配置用于基于由無效命令序列所指示的邏輯地址，使已分配的物理頁面無效。

5.根據權利要求1所述的系統，包括：

兩個或更多個數據存儲設備，其包括所述數據存儲設備在內，

其中所述非易失性存儲器結構被配置用于高速緩存關于所述兩個或更多個數據存儲設備的數據，并且其中所述映射包括數據存儲設備標識符，該數據存儲設備標識符標識所述兩個或更多個數據存儲設備中的至少一個。

6.根據權利要求1所述的系統，其中所述控制器包括存儲控制器和高速緩存控制器，其中所述高速緩存控制器通信地與所述非易失性存儲器結構相耦合。

7.根據權利要求1所述的系統，其中所述非易失性存儲器結構包括快閃存儲器結構，并且其中所述數據存儲設備包括硬盤驅動器。

8.根據權利要求1所述的系統，包括：

第一高速緩存設備，其包括所述非易失性存儲器結構；以及

第二高速緩存設備，

其中所述控制器被配置用于基于所述邏輯地址選擇高速緩存設備。

9.一種裝置，包括

非易失性存儲器結構；

用于接收包括邏輯地址的命令序列的電路，其中所述邏輯地址包括(i)標識數據存儲設備的信息以及(ii)邏輯頁面編號；

用于接收與所述邏輯地址關聯的數據的電路；

用于在所述非易失性存儲器結構中分配物理頁面的電路；

用于存儲從所述邏輯地址到關聯于所述物理頁面的物理地址的映射的電路；以及

用于基于所述物理地址將關聯于所述邏輯地址的所述數據寫入到所述非易失性存儲器結構以便高速緩存關聯于所述邏輯地址的所述數據的電路，其中所述映射指示關聯于所述邏輯地址的所述數據的被高速緩存狀態。

10.根據權利要求9所述的裝置，包括：

用于接收包括邏輯地址的讀取命令序列的電路；

用于標識與所述讀取命令序列的所述邏輯地址關聯的物理地址的電路；以及

用于基于所述標識的物理地址從所述非易失性存儲器結構讀取數據以便提供與所述讀取命令序列的所述邏輯地址關聯的經高速緩存數據的電路。

11.根據權利要求9所述的裝置，包括：

用于基于由無效命令序列所指示的邏輯地址而使已分配的物理頁面無效的電路。

12.根據權利要求9所述的裝置，其中所述非易失性存儲器結構包括快閃存儲器結構。

13.一種方法，包括：

從主機系統接收包括邏輯地址的信息；

接收與來自所述主機系統或數據存儲設備中之一的所述邏輯地址關聯的數據；

在非易失性存儲器結構中分配物理頁面，其中所述非易失性存儲器結構被配置用于高速緩存關于至少一個數據存儲設備的數據；

存儲從所述邏輯地址到所述物理頁面的物理地址的映射；以及

基于所述物理地址，將關聯于所述邏輯地址的所述數據寫入到所述非易失性存儲器結構，以便高速緩存關聯于所述邏輯地址的所述數據，其中所述映射指示關聯于所述邏輯地址的所述數據的被高速緩存狀態。