[發明專利]帶通數模轉換器的方法和裝置

有效

• 申請號: 201080043859.0
• 申請日: 2010-09-20
• 公開（公告）號: CN102549928A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: B·帕特羅維克
• 申請（專利權）人: 熵敏通訊股份有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 楊穎;張一軍

1.一種數模轉換器(DAC)系統，包括：

a)具有采樣輸入、時鐘輸入和輸出的第一DAC，其中第一樣本流被提供給所述采樣輸入，所述第一樣本流用于根據所述樣本的值并在由具有采樣頻率fs的采樣時鐘信號設置的時間設置在所述第一DAC的輸出端的輸出電平，所述采樣時鐘信號被應用于所述時鐘輸入，所述第一樣本流具有和所述采樣時鐘的定時一致的采樣時間；

b)具有信號輸入、局部振蕩器(LO)輸入和射頻(RF)輸出的第一上轉換器，其中應用于所述第一DAC的所述時鐘輸入的相同采樣時鐘信號被應用于所述上轉換器的所述LO輸入，以及所述DAC的輸出被應用于所述第一上轉換器的所述信號輸入；

c)具有采樣輸入、時鐘輸入和輸出的第二DAC，其中第二樣本流被提供給所述第二DAC的所述采樣輸入，所述第二樣本流具有和所述第二采樣時鐘信號一致的采樣時間，以及所述第二采樣時鐘信號具有和所述第一采樣時鐘信號相同的采樣頻率f_s，所述第二采樣時鐘信號被應用于所述第二DAC的所述時鐘輸入，所述第二采樣時鐘信號時間上具有與所述第一采樣時間時鐘信號的正交偏移；以及

d)具有信號輸入、LO輸入和RF輸出的第二上轉換器，其中應用于所述第二DAC的所述時鐘輸入的相同采樣時鐘信號被應用于所述第二上轉換器的所述LO輸入，以及所述第二DAC的輸出被應用于所述第二上轉換器的所述信號輸入。

2.如權利要求0所述的DAC系統，其中所述第二采樣時鐘信號與所述第一采樣時鐘信號的所述正交偏移是-90度。

3.如權利要求0所述的DAC系統，進一步包括數字信號處理器，其中所述數字信號處理器對齊要提供給所述第一DAC和所述第二DAC的樣本流，對所述第二樣本流執行相移轉換(PST)，并向所述第一DAC和所述第二DAC提供經過對齊的第一樣本流和經過對齊并經過轉換的第二樣本流。

4.如權利要求0所述的DAC系統，其中相對于每個光譜分量的頻率，所述PST通過對所述基帶信號的每個正光譜分量相移-90度以及每個負光譜分量相移90度而轉換基帶信號。

5.如權利要求0所述的DAC系統，其中提供到所述第一和第二上轉換器的所述LO信號的頻率是相同頻率的諧波。

6.一種全周期N-陣列DAC系統，包括：

a)多個信道，包括：

i)DAC，具有采樣輸入、時鐘輸入和輸出，并在所述采樣輸入接收樣本流，以及采樣時鐘信號在所述時鐘輸入具有采樣時鐘頻率f_s，所述樣本流的定時和所述采樣時鐘信號的定時一致；以及

ii)具有信號輸入、LO輸入和輸出的上轉換器；其中：(1)信道的數量等于N，(2)每個信道和相關DAC和上轉換器用索引i索引，其中i是從零到N-1的整數值，(3)向多個DAC的每個提供樣本流，每個樣本流由PST使用相位θ°＝-i360/N轉換而來，每個樣本流的采樣時間由τ_i＝iT_s/N延遲，其中T_s＝1/f_s，每個采樣時鐘信號由τ_i延遲，以及每個上轉換器在所述LO輸入接收LO信號，所述LO信號具有頻率f_s并由τ_i延遲。

7.如權利要求6所述的全周期N-陣列DAC系統，進一步包括加法器用于對每個信號的輸出求和。

8.如權利要求6所述的全周期N-陣列DAC系統，其中所述LO信號由-iT_s/N延遲。

9.如權利要求6所述的全周期N-陣列DAC系統，其中所述PST轉換所述樣本流所用的角度是i360/N。

10.如權利要求6所述的全周期N-陣列DAC系統，其中所述采樣時鐘信號的所述延遲τ_i是-iT_s/N以及所述樣本流的每個樣本的采樣時間由τ_i延遲。