[發明專利]用于半導體襯底上的大面積的基于氮化鎵或其它氮化物的結構的應力補償

有效

• 申請號: 201080042887.0
• 申請日: 2010-11-30
• 公開（公告）號: CN102549729A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 賈邁勒·拉姆達斯
• 申請（專利權）人: 國家半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/20;H01L21/205
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 沈錦華

相關申請案的交叉參考及優先權主張

本申請案根據35U.?S.C.§119(e)主張2009年12月16日申請的第61/284,312號美國臨時專利申請案的優先權，所述申請案特此以引用的方式并入本文中。

技術領域

本發明大體上涉及半導體裝置。更特定來說，本發明涉及用于半導體襯底上的大面積的基于氮化鎵或其它氮化物的結構的應力補償。

背景技術

各種III-V族化合物正經調查以用于高功率電子應用。這些化合物包括“III族氮化物”，例如氮化鎵(GaN)、氮化鋁鎵(AlGaN)及氮化鋁銦鎵(AlInGaN)。這些化合物通常通過襯底(例如硅、藍寶石及碳化硅)上的外延生長來制造。歸因于硅襯底的較低的制造成本，使用硅襯底通常是優選的。同樣，硅襯底適于與其它基于硅的裝置(例如CMOS及BiCMOS裝置)的單片集成。

一個問題是硅<111>襯底上的III族氮化物的外延生長通常導致大的晶格及熱系數失配。晶格失配可引起所述外延生長層及襯底的凹面彎曲，以及大穿線位錯密度形成。當外延層的厚度超過臨界值時，還可發生斷裂及分層(delamination)。外延層與襯底之間的高熱失配可在冷卻期間產生張應力，其可導致額外的斷裂及分層。作為實例，通過金屬有機物化學氣相沉積(MOCVD)來生長的氮化鎵膜通常遭受每微米的氮化鎵約1GPa的張應力。

發生的斷裂及分層可基于硅襯底的直徑、硅襯底的厚度及外延層的厚度而改變。對于較小直徑的硅襯底(例如三英寸及四英寸直徑晶片)，在沒有斷裂的情況下，可實現的最大外延層厚度通常為約2.5μm-3μm。對于較大直徑的硅襯底(例如六英寸直徑晶片或更大)，在沒有斷裂的情況下，針對約650μm-700μm的襯底厚度可實現的最大外延層厚度通常為1μm-2μm。具有高擊穿電壓(例如大于1000V)的高功率裝置通常需要超過3.5μm的外延層厚度，其通過使用當前方法的較大硅襯底通常是不能實現的。

發明內容

附圖說明

為了對本發明及其特征的更完整的理解，現在結合附圖參考以下描述，在附圖中：

圖1說明根據本發明的具有III族氮化物島狀物的用于III族氮化物裝置的實例性半導體結構；

圖2說明根據本發明的具有III族氮化物島狀物的用于III族氮化物裝置的實例性半導體結構的橫截面圖；

圖3A至3D說明根據本發明的用于形成具有III族氮化物島狀物的半導體結構的實例性技術；以及

圖4說明根據本發明的用于形成具有III族氮化物島狀物的用于III族氮化物裝置的半導體結構的實例性方法。

具體實施方式

下述的圖1至4及本專利文獻中的用于描述本發明的原理的各種實施例是僅作為說明的且不應以任何限制本發明的范圍的方式解釋。所屬領域的技術人員將理解，本發明的原理可在任何類型的經合適地布置的裝置或系統中實施。

一般來說，本發明描述用于在半導體襯底(例如硅或絕緣體上硅(SOI)襯底)上形成III族氮化物外延層或其它層的技術。“III族氮化物”指代使用氮及至少一種III族元素形成的化合物。實例性III族元素包括銦、鎵及鋁。實例性III族氮化物包括氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鋁(InAlN)、氮化銦鋁鎵(InAlGaN)、氮化鋁(AlN)、氮化銦(InN)及氮化銦鎵(InGaN)。可使用襯底上的氧化物及氮化物層的堆疊來實現應力補償，例如二氧化硅(SiO₂)及氮化硅(Si₃N₄)層的堆疊。作為特定實例，此技術可用于在六英寸、八英寸、十二英寸或更大的硅或SOI晶片上形成氮化鎵、氮化鋁鎵、氮化銦鋁鎵或其它III族氮化物外延層。

圖1說明根據本發明的具有III族氮化物島狀物的用于III族氮化物裝置的實例性半導體結構100。在此實例中，半導體結構100包括半導體襯底102，其表示在其上面形成其它層或結構的任何合適的襯底。舉例來說，半導體襯底102可表示硅<111>襯底或SOI<111>襯底(其中硅<111>作為頂層且硅<100>作為處置襯底)。半導體襯底102還可表示藍寶石、碳化硅或其它半導體襯底。半導體襯底102可具有任何合適的尺寸，例如三英寸、四英寸、六英寸、八英寸、十二英寸或其它直徑。