[發(fā)明專利]具有漸變帽蓋層的能圖案化低K電介質(zhì)互連結(jié)構(gòu)體和制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201080042435.2
• 申請(qǐng)日: 2010-08-23
• 公開（公告）號(hào): CN102549736A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 林慶煌;D.A.諾伊邁耶
• 申請(qǐng)（專利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L21/027
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 宋莉

技術(shù)領(lǐng)域

本公開內(nèi)容總體涉及互連結(jié)構(gòu)體和其制造方法。具體而言，本公開內(nèi)容提供單鑲嵌和雙鑲嵌低k互連結(jié)構(gòu)體(均包括位于漸變帽蓋層上的能圖案化低k電介質(zhì)的至少一種固化產(chǎn)物)和其制造方法。

背景技術(shù)

眾所周知，由于零部件(feature)尺寸減小以及單位面積的器件數(shù)和互連級(jí)數(shù)增加，互連信號(hào)的傳播速度是控制整個(gè)電路速度的最重要的因素之一。在整個(gè)半導(dǎo)體工業(yè)中，已有強(qiáng)烈的驅(qū)動(dòng)力要求提高縱橫比(即，高度與寬度之比)，和降低用于電絕緣金屬導(dǎo)線的層間介電(ILD)材料的介電常數(shù)k。結(jié)果，由于電阻-電容(RC)延遲減少，互連信號(hào)在導(dǎo)體中傳播得更快。

現(xiàn)有的半導(dǎo)體芯片使用銅(Cu)作為電導(dǎo)體和無機(jī)有機(jī)硅酸鹽作為低介電常數(shù)(低k)電介質(zhì)，且其具有至多十二級(jí)的Cu/低k互連層。這些Cu/低k互連層用包括數(shù)個(gè)處理步驟的稱為雙鑲嵌的反復(fù)添加工藝制造，這在下面的段落中更詳細(xì)地描述。

當(dāng)在多層方案內(nèi)制造集成電路布線時(shí)，通常使用光圖案化和等離子體蝕刻技術(shù)，如光刻法隨后通過等離子體法蝕刻，將絕緣或介電材料如氧化硅或低k絕緣體圖案化成具有數(shù)千個(gè)開口，以生成導(dǎo)線開口和/或通孔開口(via?opening)。

不幸的是，由于引入的低k材料的新材料化學(xué)性質(zhì)，難以實(shí)施將低k材料(通常是介電常數(shù)低于氧化硅的介電常數(shù)的電介質(zhì))引入到先進(jìn)互連中的策略。而且，低k電介質(zhì)基本上呈現(xiàn)出比氧化硅弱的電性質(zhì)和力學(xué)性質(zhì)。而且，低k電介質(zhì)替代物在多種互連處理步驟期間通常容易受損。低k介電材料中觀察到的損壞通過介電常數(shù)提高和吸水性增加顯現(xiàn)，這可能導(dǎo)致性能和器件可靠性降低。

克服低k材料的集成問題的一個(gè)方法是通過在低k介電材料的表面上增加至少一個(gè)犧牲性硬掩膜層來保護(hù)這些低k介電材料。雖然硬掩膜層用于保護(hù)低k材料，但犧牲性硬掩模層的存在大幅增加了工藝復(fù)雜性，因?yàn)樾枰嗟哪こ练e、圖案轉(zhuǎn)印蝕刻、和硬掩模層的除去。

現(xiàn)有的后段(back-end-of-the-line，BEOL)集成工藝稱為低溫氧化物(LTO)工藝，其使用至多八層犧牲性掩模材料來制造兩層雙鑲嵌互連結(jié)構(gòu)體。例如，用于形成雙鑲嵌互連的先形成通孔(via-first)的LTO集成包括以下步驟：在包括圖案化導(dǎo)體的基板上沉積介電材料；在該介電材料中形成至少一個(gè)通孔，使得通孔中的至少一個(gè)位于圖案化導(dǎo)體之上；在介電材料上和通孔中沉積平坦化材料層；在該平坦化材料層上沉積阻擋材料層；在該阻擋材料層上沉積至少一層成像材料；在成像材料、阻擋材料和平坦化材料中形成至少一個(gè)溝道，使得該至少一個(gè)溝道位于通孔之上；在平坦化材料中形成溝道之后或同時(shí)，除去成像材料；將至少一個(gè)溝道轉(zhuǎn)印至介電材料，使得溝道中的至少一個(gè)位于通孔之上；在將至少一個(gè)溝道轉(zhuǎn)印至介電材料之后或同時(shí)，除去阻擋材料；和除去平坦化材料。用于形成雙鑲嵌互連結(jié)構(gòu)體的先形成線路(line-first)的LTO集成包括以下步驟：在包括圖案化導(dǎo)體的基板上沉積介電材料；在介電材料中形成至少一個(gè)溝道，使得至少一個(gè)溝道位于圖案化導(dǎo)體之上；在介電材料上和溝道中沉積平坦化材料層；在該平坦化材料層上沉積阻擋材料層；在該阻擋材料層上沉積至少一層成像材料；在成像材料、阻擋材料和平坦化材料中形成至少一個(gè)通孔，使得通孔中的至少一個(gè)位于溝道和圖案化導(dǎo)體之上；在平坦化材料中形成通孔之后或同時(shí)，除去成像材料；將至少一個(gè)通孔轉(zhuǎn)印至介電材料，使得通孔中的至少一個(gè)位于溝道和圖案化導(dǎo)體之上；在將至少一個(gè)通孔轉(zhuǎn)印至介電材料之后或同時(shí)，除去阻擋材料；和除去平坦化材料。

集成方案，如上所述的LTO集成方案非常復(fù)雜、低效且昂貴。例如，先形成通孔的LTO集成方案需要十層膜和二十一個(gè)工藝步驟才能形成兩層雙鑲嵌介電結(jié)構(gòu)體。換句話說，80％的膜在最終的互連結(jié)構(gòu)體中是不需要的。