[發(fā)明專(zhuān)利]偽同步時(shí)分復(fù)用

有效

• 申請(qǐng)?zhí)枺?/td>: 201080033441.1
• 申請(qǐng)日: 2010-07-14
• 公開(kāi)（公告）號(hào): CN102576303A
• 公開(kāi)（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: K·S·麥克爾文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 新思公司
• 主分類(lèi)號(hào): G06F9/06
• 分類(lèi)號(hào): G06F9/06;G06F9/305;G06F1/04;G06F9/38
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

1.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，包含可執(zhí)行計(jì)算機(jī)程序指令，所述可執(zhí)行計(jì)算機(jī)程序指令在由數(shù)據(jù)處理系統(tǒng)執(zhí)行時(shí)，使所述數(shù)據(jù)處理系統(tǒng)執(zhí)行一種設(shè)計(jì)電子系統(tǒng)的方法，所述方法包括：

生成復(fù)用器邏輯的表示，所述復(fù)用器邏輯在傳輸時(shí)鐘的控制之下在多個(gè)傳輸隙中相對(duì)于設(shè)計(jì)時(shí)鐘異步地將數(shù)據(jù)項(xiàng)從第一電路發(fā)送到第二電路；

生成計(jì)數(shù)器邏輯的表示，所述計(jì)數(shù)器邏輯的表示耦合到所述復(fù)用器邏輯的表示，以選擇要在所述設(shè)計(jì)時(shí)鐘的設(shè)計(jì)循環(huán)內(nèi)異步發(fā)送的所述數(shù)據(jù)項(xiàng)；以及

生成復(fù)位邏輯的表示，所述復(fù)位邏輯被配置為重復(fù)地使所述計(jì)數(shù)器邏輯復(fù)位。

2.如權(quán)利要求1所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述計(jì)數(shù)器邏輯的重復(fù)復(fù)位是從所述設(shè)計(jì)時(shí)鐘的沿得出的。

3.如權(quán)利要求1所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述方法進(jìn)一步包括：

確定所述設(shè)計(jì)時(shí)鐘周期內(nèi)用于發(fā)送所述數(shù)據(jù)項(xiàng)的傳輸隙的數(shù)量，其中每個(gè)傳輸隙對(duì)應(yīng)于從所述傳輸時(shí)鐘的沿得出的時(shí)段。

4.如權(quán)利要求1所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述復(fù)用器邏輯被配置為向所述第二電路發(fā)送同步數(shù)據(jù)以指示所述傳輸隙的位置。

5.如權(quán)利要求4所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述同步數(shù)據(jù)是在用于發(fā)送所述邏輯數(shù)據(jù)的所述多個(gè)傳輸隙之后的一個(gè)或多個(gè)傳輸隙內(nèi)被發(fā)送的。

6.如權(quán)利要求4所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述方法進(jìn)一步包括：

生成同步邏輯的表示，所述同步邏輯被配置為生成所述同步數(shù)據(jù)。

7.如權(quán)利要求4所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述計(jì)數(shù)器邏輯包括多個(gè)狀態(tài)，并且其中，所述復(fù)用器邏輯基于所述多個(gè)狀態(tài)中的一個(gè)狀態(tài)來(lái)選擇所述數(shù)據(jù)項(xiàng)和同步數(shù)據(jù)之一，以在傳輸隙中發(fā)送。

8.如權(quán)利要求7所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，當(dāng)所述計(jì)數(shù)器邏輯改變由所述設(shè)計(jì)時(shí)鐘驅(qū)動(dòng)的狀態(tài)時(shí)，所述復(fù)用器邏輯發(fā)送所述同步數(shù)據(jù)。

9.如權(quán)利要求4所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述復(fù)用器邏輯與相對(duì)于所述設(shè)計(jì)時(shí)鐘異步地發(fā)送所述數(shù)據(jù)項(xiàng)的信道相關(guān)聯(lián)，所述方法進(jìn)一步包括：

生成相對(duì)于所述設(shè)計(jì)時(shí)鐘異步地并行發(fā)送多個(gè)數(shù)據(jù)項(xiàng)的多個(gè)信道的表示，其中所述多個(gè)信道包括所述信道，并且其中所述多個(gè)數(shù)據(jù)項(xiàng)包括所述數(shù)據(jù)項(xiàng)。

10.如權(quán)利要求9所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述信道與所述計(jì)數(shù)器邏輯和所述復(fù)位邏輯相關(guān)聯(lián)，并且其中，所述多個(gè)信道共享所述計(jì)數(shù)器邏輯和所述復(fù)位邏輯。

11.如權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述信道發(fā)送所述同步數(shù)據(jù)，并且其中，在所述信道發(fā)送所述同步數(shù)據(jù)的同時(shí)，所述多個(gè)信道中的至少一個(gè)信道并發(fā)地發(fā)送所述多個(gè)數(shù)據(jù)項(xiàng)中的一個(gè)數(shù)據(jù)項(xiàng)。

12.如權(quán)利要求1所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述第一電路包括從所述第一電路外部傳送的多個(gè)數(shù)據(jù)項(xiàng)，并且其中，所述方法進(jìn)一步包括：

對(duì)所述多個(gè)數(shù)據(jù)項(xiàng)執(zhí)行時(shí)序分析；以及

將所述多個(gè)數(shù)據(jù)項(xiàng)分組成一個(gè)或多個(gè)數(shù)據(jù)項(xiàng)組，其中所述數(shù)據(jù)項(xiàng)屬于所述數(shù)據(jù)項(xiàng)組之一。

13.如權(quán)利要求12所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述時(shí)序分析包括：

識(shí)別所述設(shè)計(jì)時(shí)鐘周期內(nèi)的最早可能時(shí)隙，以發(fā)送所述多個(gè)數(shù)據(jù)項(xiàng)中的各個(gè)數(shù)據(jù)項(xiàng)；

識(shí)別所述設(shè)計(jì)時(shí)鐘周期內(nèi)的最晚可能時(shí)隙，以發(fā)送所述數(shù)據(jù)項(xiàng)；以及

基于所識(shí)別的最早可能時(shí)隙和最晚可能時(shí)隙，生成針對(duì)所述多個(gè)數(shù)據(jù)項(xiàng)的時(shí)序要求。

14.如權(quán)利要求13所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述方法進(jìn)一步包括：

根據(jù)所述時(shí)序要求將所述數(shù)據(jù)項(xiàng)的每個(gè)信號(hào)分配給所述多個(gè)傳輸隙中的一個(gè)傳輸隙。

15.如權(quán)利要求12所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述方法進(jìn)一步包括：

針對(duì)至少一個(gè)設(shè)計(jì)時(shí)鐘周期，將單個(gè)初始值分配給所述數(shù)據(jù)項(xiàng)，以初始化所述同步數(shù)據(jù)。