[發明專利]穩定柵極介電層前藉由擴散柵極介電覆蓋層調整復雜晶體管的閾值電壓

有效

• 申請號: 201080026437.2
• 申請日: 2010-05-10
• 公開（公告）號: CN102460681A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: R·卡特;M·特倫切;S·貝耶爾;R·波爾
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/3115;H01L21/28;H01L29/51
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及包括先進晶體管組件的復雜集成電路的制造，該先進晶體管組件包括復雜柵極電極結構以及含金屬電極材料，該復雜柵極電極結構包括復雜柵極介電層，例如高k柵極介電層。

背景技術

制造例如中央處理單元(CPU)、儲存裝置、專用集成電路(application?specific?ihtegrated?circuit；ASIC)等先進集成電路必須依據特定的電路布局在特定的芯片面積上形成大量電路組件。在各種電子電路中，場效應晶體管代表一種重要的電路組件類型，其基本確定集成電路的性能。一般來說，當前采用多種制程技術形成場效應晶體管，其中，對于多種類型的復雜電路系統，MOS(金屬氧化半導體)技術因其在操作速度和/或功耗和/或成本效益方面的優越特性而成為當前最有前景的其中一種技術。在使用例如MOS技術制造復雜集成電路的期間，數百萬的晶體管，例如N溝道晶體管和/或P溝道晶體管，形成于包括結晶半導體層的襯底上。場效應晶體管，不論是N溝道晶體管還是P溝道晶體管，通常包括PN結(PN?junction)，其由高摻雜區域與輕摻雜或非摻雜區之間的接口形成，該高摻雜區域亦即源極區和漏極區，該輕摻雜或非摻雜區(例如溝道區)設于該高摻雜區域之間。在場效應晶體管中，溝道區的電導率，亦即導電溝道的電流驅動能力，是由鄰近該溝道區并藉由薄絕緣層與該溝道區隔離的柵極電極控制。在該柵極電極施加合適的控制電壓而形成導電溝道時，該溝道區的電導率取決于摻雜濃度、電荷載體遷移率以及(對于該溝道區沿晶體管寬度方向的特定延伸來說)源極區和漏極區之間的距離，亦即溝道長度。因此，結合施加控制電壓于該柵極電極而在絕緣層下方快速形成導電溝道的能力，該溝道區的電導率大大影響MOS晶體管的性能。因此，由于溝道形成速度(依賴于柵極電極的電導率)以及溝道電阻率基本確定晶體管性能，因此溝道長度的縮小以及與其關聯的溝道電阻率的降低是實現集成電路的操作速度增加的主要設計標準，其中因尺寸縮小而相應導致柵極電阻率增加。

目前，由于硅的取得基本不受限制、硅及相關材料的已知特性及制程以及過去50年期間所積累的經驗，因此大量集成電路基于硅制造。因此，硅將有可能繼續作為下一代電路批量生產技術的材料選擇。在半導體裝置制造中，硅作為主要角色的一個原因是硅/二氧化硅接口的優越特性，其使不同的區域之間能夠可靠地電性隔離。該硅/二氧化硅接口在高溫下穩定，因此允許執行后續的高溫制程，例如高溫制程為退火周期所需以激活摻雜物并消除結晶損傷，而不犧牲該接口的電性特性。

由于上述原因，在場效應晶體管中，較佳地使用二氧化硅作為柵極絕緣層的基材，以隔離通常由多晶硅及含金屬材料構成的柵極電極與硅溝道區。在穩步提升場效應晶體管的裝置性能的過程中，溝道區的長度不斷縮小，以提升切換切換速度及驅動電流能力。由于晶體管性能由施加于柵極電極的電壓控制以反轉溝道區的表面至足夠高的電荷密度，從而針對特定的供應電壓提供所欲的的驅動電流，因此必須使柵極電極、溝道區及設于二者之間的二氧化硅保持一定程度的電容耦合。結果是，降低溝道長度需要增加電容耦合，以避免晶體管操作期間發生所謂的短溝道行為。該短溝道行為可導致漏電流增加并導致閾值電壓顯著依賴于溝道長度。具有較低供應電壓及降低閾值電壓的尺寸大幅縮小的晶體管裝置可遭受呈指數增加的漏電流，同時也要求增強柵極電極與溝道區之間的電容耦合。因此，必須相應降低二氧化硅層的厚度，以提供柵極與溝道區之間所需的高電容。例如，約80納米的溝道長度需要厚度約1.2納米由二氧化硅構成的柵極介電層。盡管具有極短溝道的高速晶體管組件的使用限于高速信號路徑，而具有較長溝道的晶體管組件用于不太關鍵的電路部分(例如儲存晶體管組件)，即使僅速度關鍵路徑中的晶體管基于極薄的柵極氧化物形成，但對于1至2納米范圍內的氧化物厚度來說，由電荷載體直接隧穿極薄二氧化硅柵極絕緣層所引起的較高漏電流值可能不符合性能驅動電路的要求。