[發(fā)明專利]在非易失性存儲(chǔ)器器件內(nèi)將以二進(jìn)制格式存儲(chǔ)的數(shù)據(jù)折疊為多狀態(tài)格式

有效

• 申請(qǐng)?zhí)枺?/td>: 201080024547.5
• 申請(qǐng)日: 2010-05-11
• 公開（公告）號(hào): CN102460584A
• 公開（公告）日: 2012-05-16
• 發(fā)明（設(shè)計(jì)）人: 李艷;C.Q.特林;B.劉;A.K-T.馬克;王琪銘;E.J.塔姆;K-H.金
• 申請(qǐng)（專利權(quán)）人: 桑迪士克科技股份有限公司
• 主分類號(hào): G11C11/56
• 分類號(hào): G11C11/56;G11C16/10
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 黃小臨

1.一種操作非易失性存儲(chǔ)器系統(tǒng)的方法，該非易失性存儲(chǔ)器系統(tǒng)包括非易失性存儲(chǔ)器電路，該非易失性存儲(chǔ)器電路具有沿多個(gè)字線和多個(gè)位線形成的非易失性存儲(chǔ)器單元的陣列，所述位線形成每個(gè)可連接到對(duì)應(yīng)的數(shù)據(jù)寄存器集的多個(gè)子集，所述方法包括：

以二進(jìn)制格式沿著第一字線向第一多個(gè)存儲(chǔ)器單元寫數(shù)據(jù)，所述第一多個(gè)存儲(chǔ)器單元沿著對(duì)應(yīng)的第一多個(gè)位線形成；

將來自該第一多個(gè)存儲(chǔ)器單元的數(shù)據(jù)讀入到與第一多個(gè)位線對(duì)應(yīng)的寄存器集中；

在所述寄存器集內(nèi)重新布置來自該第一多個(gè)存儲(chǔ)器單元的數(shù)據(jù)，由此將數(shù)據(jù)布置到與第二多個(gè)位線對(duì)應(yīng)的寄存器集中，該第二多個(gè)位線少于該第一多個(gè)位線；以及

隨后以多狀態(tài)格式將來自與該第二多個(gè)位線對(duì)應(yīng)的寄存器的重新布置的數(shù)據(jù)寫到沿第二字線的并沿著第二位線集形成的第二多個(gè)存儲(chǔ)器單元中。

2.根據(jù)權(quán)利要求1的方法，其中，所述多狀態(tài)格式是每單元N位的格式，N是大于一的整數(shù)，且該第一多個(gè)位線的數(shù)量是該第二多個(gè)位線的數(shù)量的N倍。

3.根據(jù)權(quán)利要求2的方法，還包括：

在沿著第一字線寫進(jìn)一步的數(shù)據(jù)之后，且在沿著第二字線寫重新布置的數(shù)據(jù)之前：

以二進(jìn)制格式將另外的數(shù)據(jù)寫到字線中的(N-1)個(gè)另外的字線中，

將來自字線中的所述(N-1)個(gè)另外的字線的進(jìn)一步的數(shù)據(jù)讀入到所述寄存器集中，以及

在所述寄存器集內(nèi)重新布置該進(jìn)一步的數(shù)據(jù)，

其中，沿著第二字線寫重新布置的數(shù)據(jù)還包括同時(shí)沿該第二字線寫重新布置的進(jìn)一步的數(shù)據(jù)。

4.根據(jù)權(quán)利要求1的方法，其中，所述存儲(chǔ)器陣列由多個(gè)各自可擦除的塊形成，以及該第一字線在擦除塊的第一個(gè)中，且該第二字線在擦除塊的第二個(gè)中。

5.根據(jù)權(quán)利要求1的方法，其中，所述非易失性存儲(chǔ)器系統(tǒng)還包括控制器電路，所述方法還包括：在沿著第一字線寫數(shù)據(jù)之前，將數(shù)據(jù)從控制器電路傳輸?shù)酱鎯?chǔ)器電路。

6.一種非易失性存儲(chǔ)器電路，包括：

存儲(chǔ)器陣列，具有沿著多個(gè)字線和多個(gè)位線形成的多個(gè)非易失性存儲(chǔ)器單元；

讀和寫電路，可連接到所述存儲(chǔ)器陣列；以及

輸入/輸出數(shù)據(jù)總線，可連接到所述讀和寫電路，用于向和從所述存儲(chǔ)器陣列傳輸數(shù)據(jù)，

其中，所述讀和寫電路包括：

多個(gè)讀/寫堆疊，每個(gè)可連接到相應(yīng)的位線的子集，且每個(gè)堆疊具有：

感測(cè)放大器，可連接到位線中的對(duì)應(yīng)子集；

堆疊總線；

數(shù)據(jù)鎖存器集，連接到所述總線；

堆疊處理電路，連接到所述堆疊總線，用于控制在數(shù)據(jù)鎖存器和感測(cè)放大器之間的沿堆疊總線的數(shù)據(jù)傳輸；以及

輸入/輸出模塊，連接到輸入/輸出總線和堆疊總線以在其之間傳輸數(shù)據(jù)；以及

本地內(nèi)部數(shù)據(jù)總線，連接在多個(gè)讀/寫堆疊的子集的堆疊總線之間，由此可以在多個(gè)讀/寫堆疊的子集中的不同子集的數(shù)據(jù)鎖存器之間傳輸數(shù)據(jù)。

7.根據(jù)權(quán)利要求6的非易失性存儲(chǔ)器電路，其中，所述讀和寫電路可連接到所述存儲(chǔ)器陣列以對(duì)其進(jìn)行多狀態(tài)編程操作。

8.根據(jù)權(quán)利要求7的非易失性存儲(chǔ)器電路，其中，所述多狀態(tài)格式是每單元N位的格式，且所述子集中的讀/寫堆疊的數(shù)量是N。

9.根據(jù)權(quán)利要求7的非易失性存儲(chǔ)器電路，其中，所述讀和寫電路可連接到所述存儲(chǔ)器陣列以對(duì)其進(jìn)行二進(jìn)制讀操作。

10.根據(jù)權(quán)利要求9的非易失性存儲(chǔ)器電路，其中，所述存儲(chǔ)器陣列包括以多狀態(tài)格式存儲(chǔ)數(shù)據(jù)的一個(gè)或多個(gè)塊和以二進(jìn)制格式存儲(chǔ)數(shù)據(jù)的一個(gè)或多個(gè)塊。

11.根據(jù)權(quán)利要求9的非易失性存儲(chǔ)器電路，其中，每個(gè)讀/寫堆疊的數(shù)據(jù)寄存器集包括：

第一寄存器，可連接以接收感測(cè)放大器的輸出，以接收并保存來自N個(gè)或更多位線的在第一字線上的二進(jìn)制感測(cè)操作的輸出，N是大于一的整數(shù)；以及

N個(gè)第二寄存器，可連接到所述第一寄存器，用于在其之間傳輸內(nèi)容。

12.根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器電路，其中，所述堆疊總線和所述內(nèi)部數(shù)據(jù)總線具有L字節(jié)的寬度，其中L是正整數(shù)。