[發(fā)明專(zhuān)利]具有取代柵極結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201080021331.3
• 申請(qǐng)日: 2010-06-02
• 公開(kāi)（公告）號(hào): CN102428549B
• 公開(kāi)（公告）日: 2016-10-26
• 發(fā)明（設(shè)計(jì)）人: B.A.安德森;E.J.諾瓦克
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L29/78
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

技術(shù)領(lǐng)域

本發(fā)明涉及場(chǎng)效應(yīng)晶體管(FET)的取代柵極結(jié)構(gòu)及其制造方法，更具體地，本發(fā)明涉及多柵極場(chǎng)效應(yīng)晶體管取代柵極結(jié)構(gòu)以及用以制造該多柵極場(chǎng)效應(yīng)晶體管取代柵極結(jié)構(gòu)的方法。

背景技術(shù)

多柵極場(chǎng)效應(yīng)晶體管(MUGFET，MULTI-GATE?FET)為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中的一族，其中使用了多于一個(gè)的柵極接觸以控制輸出電流。目前已知多柵極場(chǎng)效應(yīng)晶體管與單柵極金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管相比，對(duì)于溝道有更優(yōu)秀的柵極控制。舉例而言，在多柵極裝置中，該溝道被幾個(gè)柵極在多個(gè)表面上包圍，而允許有效地抑制“關(guān)閉狀態(tài)”(OFF-STATE)漏電流。多個(gè)柵極也允許了增強(qiáng)“開(kāi)啟“狀態(tài)電流(亦稱(chēng)為驅(qū)動(dòng)電流)。這些優(yōu)勢(shì)意味著較低的功耗以及優(yōu)選的裝置性能。

多柵極場(chǎng)效應(yīng)晶體管是開(kāi)發(fā)以生產(chǎn)更小的微處理器以及存儲(chǔ)器單元的策略之一。事實(shí)上，許多制造商預(yù)估多柵極場(chǎng)效應(yīng)晶體管技術(shù)會(huì)是亞32納米技術(shù)的基石。而其廣泛應(yīng)用的主要障礙則是其制造能力，因?yàn)槠矫媾c非平面設(shè)計(jì)都有著工藝上的挑戰(zhàn)。這些挑戰(zhàn)可包括光刻以及圖案化工藝，以及所生成的高寄生S/D電阻。

多柵極場(chǎng)效應(yīng)晶體管可具有多種不同的建構(gòu)方式。舉例而言，多柵極場(chǎng)效應(yīng)晶體管可為平面或非平面裝置。然而，在如32納米的尺寸之下，平面晶體管被預(yù)期會(huì)遭受不期望的短溝道效應(yīng)，特別是“關(guān)閉狀態(tài)”漏電流。這些關(guān)閉狀態(tài)漏電流會(huì)增加該裝置所需要的空轉(zhuǎn)功率。另一方面，非平面裝置則比已知的平面晶體管更為緊湊，而允許了更高的晶體管密度，這意味著更小的整體微電子裝置。然而，欲將非平面多柵極場(chǎng)效應(yīng)晶體管集成入常規(guī)半導(dǎo)體工藝的挑戰(zhàn)例如包括：薄硅“鰭”的制造、以及在該鰭的多個(gè)側(cè)邊制造匹配的柵極。而且，在常規(guī)的多柵極場(chǎng)效應(yīng)晶體管元件中，在各鰭狀結(jié)構(gòu)之間有大電容，而可能降低性能特征。

因此，在該領(lǐng)域中有需要克服上述缺點(diǎn)以及限制。

發(fā)明內(nèi)容

在本發(fā)明的一方面中，提供一種制造結(jié)構(gòu)的方法，其包括在多個(gè)有源區(qū)域附近形成暫時(shí)間隙壁柵極，并沉積介電材料于所述暫時(shí)間隙壁柵極之上，包括位于該多個(gè)有源區(qū)域之間的位置。該方法還包括蝕刻部分的該介電材料以暴露所述暫時(shí)間隙壁柵極，以及移除所述暫時(shí)間隙壁柵極，在所述有源區(qū)域與該介電材料的剩余部分之間留下空間。該方法附加包括用柵極材料填充所述有源區(qū)域之間以及位于該介電材料的剩余部分之上的空間。

在本發(fā)明的一方面中，提供一種制造多柵極場(chǎng)效應(yīng)晶體管的方法，其包括：在基板上形成多個(gè)有源區(qū)域；在每一該有源區(qū)域附近形成犧牲間隙壁柵極；沉積介電材料于該犧牲間隙壁柵極之上；過(guò)度蝕刻該介電材料以在該介電材料中形成開(kāi)口、并暴露該犧牲間隙壁柵極；蝕刻該犧牲間隙壁柵極以在多個(gè)有源區(qū)域的每一各以及該介電材料之間形成空間，且在該過(guò)度蝕刻之后，該介電材料保留于該多個(gè)有源區(qū)域的每一各之間；以及沉積柵極材料于所述空間以及該開(kāi)口之中。

在本發(fā)明的一方面中，提供一種多柵極場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其包括雙金屬鑲嵌取代柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)具有下部與上部。該下部的柵極厚度為相鄰有源裝置之間的距離的約30％以下，且該上部橫跨所述相鄰有源裝置。

在本發(fā)明的另一方面中，提供一種實(shí)施于機(jī)器可讀介質(zhì)中的一種設(shè)計(jì)結(jié)構(gòu)，用于設(shè)計(jì)、制造或測(cè)試集成電路。該設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)和/或方法。

附圖說(shuō)明

本發(fā)明在下面的詳細(xì)說(shuō)明書(shū)中通過(guò)本發(fā)明的示范性實(shí)施例的非限制性示例來(lái)描述，參考了多個(gè)附圖。

圖1-6顯示根據(jù)本發(fā)明各方面的中間結(jié)構(gòu)以及對(duì)應(yīng)的工藝步驟。

圖7顯示根據(jù)本發(fā)明各方面的最終結(jié)構(gòu)以及對(duì)應(yīng)的工藝步驟。

圖8為用于半導(dǎo)體設(shè)計(jì)、制造、和/或測(cè)試中所使用的設(shè)計(jì)的流程圖。

具體實(shí)施方式

本發(fā)明涉及一種場(chǎng)效應(yīng)晶體管(FET)的取代柵極結(jié)構(gòu)以及其制造方法，更具體地，本發(fā)明涉及多柵極場(chǎng)效應(yīng)晶體管(MUGFET)取代柵極結(jié)構(gòu)以及用以制造該多柵極場(chǎng)效應(yīng)晶體管取代柵極結(jié)構(gòu)的方法。在實(shí)施中，該制造方法包括雙金屬鑲嵌(DUAL?DAMASCENE)多柵極場(chǎng)效應(yīng)晶體管取代柵極。有利地，形成該結(jié)構(gòu)的方法允許了多柵極場(chǎng)效應(yīng)晶體管的相鄰鰭的柵極到柵極包箍，而且減少柵極對(duì)源極/漏極(S/D)電容。該外，本發(fā)明的結(jié)構(gòu)與常規(guī)元件相比，在源極/漏極區(qū)域具有較低的電容。本發(fā)明也形成非平面結(jié)構(gòu)，其跨著多柵極場(chǎng)效應(yīng)晶體管的鰭。