[發(fā)明專利]單元意識錯誤模型創(chuàng)建和模式生成

無效

• 申請?zhí)枺?/td>: 201080019820.5
• 申請日: 2010-03-05
• 公開（公告）號: CN102439469A
• 公開（公告）日: 2012-05-02
• 發(fā)明（設(shè)計）人: 弗里德里希·哈普克;雷內(nèi)·克倫茲-巴斯;安德里亞斯·格洛沃茨;于爾根·施洛埃菲爾;彼得·維塞爾洛;邁克爾·威特基;馬克·A.·卡薩布;克里斯多夫·W.·許霍爾邁爾
• 申請（專利權(quán)）人: 明導(dǎo)公司
• 主分類號: G01R31/3183
• 分類號: G01R31/3183
• 代理公司: 廣州華進聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 鄭小粵

相關(guān)申請

本申請要求2009年3月5日提交的標(biāo)題為“缺陷定位錯誤模型創(chuàng)建和模式生成”(Defect-Oriented?Fault?Model?Creation?And?Pattern?Generation)的并指定Friedrich?Hapke等人為發(fā)明人的申請?zhí)枮?1/157,651的美國臨時專利申請的優(yōu)先權(quán)，該申請通過引用被全部并入本文。

技術(shù)領(lǐng)域

本發(fā)明目的在于集成電路(IC)的測試。本發(fā)明的各種方面可能特別用于模型化缺陷并生成高質(zhì)量測試模式，以測試IC來探測在制造過程期間或之后出現(xiàn)的缺陷。

發(fā)明背景

各種各樣的錯誤模型被用于生成測試模式，其用于探測集成電路中的錯誤，例如固定型(stuck-at)、橋接、單元內(nèi)部開路和過渡錯誤，等等。這些錯誤模型都是基于錯誤只出現(xiàn)在庫單元的端口處的庫單元實例之間和庫單元的外部的互連線之間的假設(shè)。現(xiàn)今的自動測試模式生成(ATPG)工具應(yīng)用這些標(biāo)準(zhǔn)錯誤模型，并假定在庫單元內(nèi)沒有錯誤，或基于ATPG所使用的門極模型只考慮庫單元內(nèi)部的這些錯誤。這些門極模型對將錯誤加在單元端口處或在ATPG所使用的基本單元結(jié)構(gòu)處是有用的，但不適合于模型化庫單元內(nèi)部的基于布局的缺陷。

提出了特別以單元內(nèi)缺陷為目標(biāo)的技術(shù)。例如，N-探測、嵌入式多探測(EMD)和門極窮盡測試在探測(或“覆蓋”)一些以前未模型化的缺陷中顯示相當(dāng)大的成功。然而，這些最新發(fā)展的技術(shù)可能對真實世界設(shè)計太復(fù)雜，或它們只提高以概率性方式探測單元內(nèi)缺陷的可能性，而不是以確定性方式以它們?yōu)槟繕?biāo)的可能性。在N-探測測試中，通過在不同的條件下多次以同一錯誤為目標(biāo)來提高探測的機會。這一般將模式的數(shù)量增加了N倍，然而，并因此使測試變得昂貴。基于EMD的方法增加了可通過采用現(xiàn)有ATPG模式中未使用的比特來探測到(有時被稱為缺陷“覆蓋”)的不同缺陷的數(shù)量。與基于N-探測的方法不同，對于基于EMD的方法不需要額外的測試模式。不過，對這兩種技術(shù)只存在與實際缺陷的概率關(guān)系。因此，很難量化相對于常規(guī)技術(shù)由這些技術(shù)提供的額外的缺陷覆蓋，并預(yù)測對未來設(shè)計的由此得到的益處。雖然門極窮盡測試方法能夠覆蓋單元內(nèi)部缺陷，但該方法也往往生成非常大量的額外模式并導(dǎo)致高測試成本。

發(fā)明內(nèi)容

本發(fā)明的方面涉及單元意識模式生成和錯誤模型創(chuàng)建以，測試IC來找到在制造過程期間或之后出現(xiàn)的缺陷。在本發(fā)明的各種實施例中，基于從庫單元的布局圖提取的晶體管級網(wǎng)表來創(chuàng)建單元意識錯誤模型。單元意識錯誤模型可用于生成具有高缺陷覆蓋的測試多維立方體(cube)和模式。根據(jù)本發(fā)明的例子，測試模式可首先通過標(biāo)準(zhǔn)ATPG過程來生成。單元意識錯誤模型可接著被應(yīng)用來將額外的分配值(例如，額外的測試多維立方體)嵌入所生成的測試模式中，從而允許缺陷覆蓋增加，而不增加測試模式的數(shù)量。

附圖說明

圖1示出可與本發(fā)明的各種實施例一起被利用的可編程計算機系統(tǒng)，。

圖2示出根據(jù)本發(fā)明的各種實施例的用于生成單元意識錯誤模型和測試模式的工具的例子。

圖3示出根據(jù)本發(fā)明的一些實施例的單元意識錯誤模型創(chuàng)建的過程。

圖4a示出標(biāo)準(zhǔn)模型ATPG的例子；圖4b示出單元意識ATPG的例子。

圖5示出根據(jù)本發(fā)明的一些實施例的用于生成單元意識測試多維立方體的過程。

圖6示出根據(jù)本發(fā)明的一些實施例的完整的單元意識ATPG過程。

圖7示出根據(jù)本發(fā)明的一些實施例的嵌入式單元意識ATPG過程。

具體實施方式

本發(fā)明的各種方面涉及，用于生成單元意識錯誤模型和測試模式，以測試IC來找到在制造過程期間或之后出現(xiàn)的缺陷的技術(shù)。在下面的描述中，為了解釋的目的闡述了很多細(xì)節(jié)。然而，本領(lǐng)域的普通技術(shù)人員將認(rèn)識到，可在不使用這些特定細(xì)節(jié)的情況下實現(xiàn)本發(fā)明。在其它情況下，沒有詳細(xì)描述公知的特征，從而避免混淆本發(fā)明。

可以用存儲在計算機可讀介質(zhì)上的軟件指令、在計算機上執(zhí)行的軟件指令或兩者的某種組合來實現(xiàn)本文描述的一些技術(shù)。一些所公開的技術(shù)例如可被實現(xiàn)為電子設(shè)計自動化(EDA)工具的部分。這樣的方法可在單個計算機或聯(lián)網(wǎng)計算機上被執(zhí)行。