[發明專利]用于切換式電容器Σ-Δ調制器的2階段增益校準與縮放方案

有效

• 申請號: 201080018375.0
• 申請日: 2010-07-15
• 公開（公告）號: CN102414989A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 菲利普·德瓦爾;文森特·奎奎姆普瓦
• 申請（專利權）人: 密克羅奇普技術公司
• 主分類號: H03M3/00
• 分類號: H03M3/00;H03M1/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 孟銳

相關申請案交叉參考

本申請案主張2009年7月16日提出申請、標題為“(TWO-PHASE?CALIBRATION?AND?SCALING?METHOD，SYSTEM?AND?APPARATUS?FOR?SWITCHED-CAPACITOR?SIGMA-DELTA?MODULATOR)用于切換式電容器∑-Δ調制器的兩階段校準與縮放方法、系統及設備”的第61/226,049號美國臨時申請案的權益，所述臨時申請案以全文引用的方式并入本文中。

技術領域

本發明涉及模/數轉換器，特定來說涉及∑-Δ調制器，且更特定來說涉及一種在無對轉換時間的懲罰的情況下減小由于∑-Δ調制器中不匹配電容器的影響所致的增益誤差的方式。

背景技術

當今，模/數轉換器(ADC)在用于消費型應用、工業應用等的電子器件中廣泛使用。通常，模/數轉換器包含用于接收模擬輸入信號并輸出與所述模擬輸入信號成比例的數字值的電路。此數字輸出值通常呈并行字或串行數字位串的形式。存在許多類型的模/數轉換方案，例如電壓/頻率轉換、電荷再分布、Δ調制以及其它方案。通常，這些轉換方案中的每一者均具有其優點及缺點。已經歷日益增加的使用的一種類型的模/數轉換器為切換式電容器∑-Δ轉換器。

圖1A展示∑-ΔADC的原理框圖。環路濾波器10接收模擬輸入值且連接到量化器20。所述量化器可產生單位輸出或在其它實施例中可操作以產生可編碼于n位的位流中的多個相異輸出電平。將此單位輸出或n位的位流反饋到DAC?30，DAC?30產生饋送到環路濾波器10的輸出信號。在∑-Δ模/數轉換器(ADC)中，位流(1位或多位)通常接著由數字抽取濾波器處理以產生表示輸入信號的經抽取較高分辨率數字字。

在∑-Δ轉換器中使用的任何高階∑-Δ調制器的穩定輸入范圍限制于參考電壓的一分數。在此穩定輸入范圍之外，誤差變得非常大且調制器給出錯誤的結果。因此，信號必須衰減以保持在此穩定輸入范圍中(S/R＜1)，其中S為信號電壓且R為參考電壓。最小衰減取決于調制器階數及DAC中的電平數目，其通常為具有較大調制器階數且具有較低數目個DAC電平的較大衰減。為了實現最終增益1，可在數字區段中補償信號衰減。圖1B展示取決于三階1位∑-Δ調制器的經正規化差分輸入值的量化噪聲的分布的實例。此處，輸入信號必須衰減到標稱值的2/3以確保低噪聲。高于此范圍，調制器就變得不穩定。

在Δ-∑調制器的環路濾波器內部的電容器(或用于差分電壓的電容器對)上對輸入及DAC電壓進行取樣。然而，如果這些電壓是在不同電容器上取樣的，那么電容器的不匹配誤差將在∑-ΔADC的輸出結果上產生增益誤差。為了防止此不匹配，解決方案之一是在相同電容器上對信號及DAC電壓進行取樣，以此方式不存在不匹配誤差且消除了增益誤差。然而，由于需要以S/R＜1比率按比例縮放輸入，因此針對信號及DAC電壓的電容器的大小必須不同。此技術的其它缺點是，無法在一個電容器上對兩個電壓進行取樣，因此輸入信號及DAC電壓的取樣必須一個接一個地完成，從而導致4階段系統：2個階段用以取樣及傳送來自輸入信號的電荷，且接著2個階段用以取樣及傳送來自DAC電壓的電荷。此4階段系統較不高效，因為取樣是連續完成的且消耗比在并行完成DAC電壓及輸入電壓取樣的情況下更多的時間。

∑-Δ調制器的當今技術水準為實現低百萬分率(ppm)水平的增益誤差且減少用于對DAC及輸入信號電壓進行取樣的電容器的不匹配的影響，將取樣電容器劃分成R個群組的相同大小電容器。在每一取樣時，在前兩個階段期間使用若干個電容器群組S(其中S≤R)取樣及傳送輸入信號電壓。同時，R-S個電容器群組正對共模電壓信號(或單端電路的接地)進行取樣，所述信號對所傳送總電荷的貢獻為零。在最后兩個階段期間使用所有R個電容器群組來取樣及傳送DAC電壓。此處通過使用此技術良好地實現S/R比率。為了使不匹配效應最小化，以某一序列在每一取樣時在R個群組當中不同地選擇S個電容器群組，使得所有R個電容器群組在某一時間周期之后已對輸入信號取樣相同量的次數。此序列是使輸入電容器(對輸入電壓進行取樣的電容器)旋轉以對不匹配誤差求平均，且如果針對某一量的取樣完成平均值，那么此技術可將增益誤差顯著減小到低的ppm水平。

然而，每取樣需要四個步驟(階段)限制∑-Δ調制器的取樣速率，及/或需要∑-Δ調制器的更加快速的操作速度(更快速計時及更高頻率操作組件，其功率使用隨之增加)以在所要的時間幀中完成信號轉換。因此，需要一種∑-Δ調制器，其具有可使用僅兩個階段而非四個階段的較快速取樣速率且具有較小功率消耗同時維持非常低的增益誤差