[發明專利]用于緩存中通路分配及通路鎖定的方法

有效

• 申請號: 201080017816.5
• 申請日: 2010-03-26
• 公開（公告）號: CN102365627A
• 公開（公告）日: 2012-02-29
• 發明（設計）人: 喬納森·歐文;古亨·克里希南;卡爾·D·迪茨;道格拉斯·理查德·巴爾德;威廉·K·盧恰克;亞歷山大·布蘭歐威
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F12/12
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠

技術領域

本發明涉及計算系統，更具體地，涉及計算系統的共享高速 緩沖存儲器中的數據分配。

背景技術

現代微處理器可包括一或多個處理器內核或處理器，其中每 一個處理器都能夠執行軟件應用程序的指令。這些處理器通常是管 線化的，其中處理器包括與位于各階段(stage)之間的存儲元件(如 寄存器和陣列)串聯連接的一或多個數據處理階段。雖然該管線可 分為任何數目的階段，在所述階段會執行一部分的指令處理，指令 處理一般包括獲取指令、解碼指令、執行指令以及將執行結果存儲 到由該指令確定的目的地中。

理想地，每一個時鐘周期產生用于管線的每一個階段的指令 的有用執行。然而，管線中的拖延(stall)可能會導致無用的工作 在該特定的管線階段進行。拖延(通常是多周期拖延)的一個例子 是數據緩存或指令緩存的未命中。降低性能損失的方法是減少多周 期拖延的發生。

微處理器可能會耦合到一個層次或多個層次的緩存層次結 構，以減少存儲器中的用于讀或寫操作的微處理器的數據請求的延 遲。一般來說，緩存可能會存儲一個或多個模塊，每一個模塊是一 份存儲在系統存儲器中的相應地址的數據。此處使用的“塊(block)” 是存儲在連續的存儲器位置的一組字節，出于一致性的目的，它們 作為單元處理。此處使用的術語“緩存塊”、“塊”、“緩存行”和“行” 是可以互換的。在一些實施方式中，塊還可以是在緩存中的分配和 釋放的單位。在一個塊中的字節數可能會隨設計的選擇而多種多 樣，可能是任意大小的。作為例子，經常使用32字節和64字節的 塊。

當太多的塊映射到同一個集時，在一個集關聯或直接映射的 緩存中有沖突或碰撞、未命中發生，因此，在那個集中有一個或多 個塊需要被拋棄。一個特定的緩存可能有兩個或兩個以上使用緩存 用于數據存儲的源。例如，一個或多個處理器內核、一個或多個圖 形處理單元(GPU)、一個或多個輸入/輸出(I/O)設備或可存取特 定緩存的其他。這些源可能無法平等地分享緩存中的存儲資源。由 于源的平均存儲器延遲的增加而經歷的系統性能下降可能對每一 個源是不相等的。

例如，可能是存儲器層次結構中的L2或L3緩存的集關聯的 共享緩存可以被兩個芯片上的處理器內核或內核、圖形處理器單元 (GPU)和多輸入/輸出(I/O)設備用于數據存儲。要分配空間使 新的數據在此緩存中存儲，諸如在緩存未命中后的填充緩存行之類 典型的緩存實現允許在選定集中的最近最少使用(LRU)通路被替 換。由于這種分配策略不區分來自不同源的請求，它可能讓諸如I/O 源之類源占據緩存中的通路的顯著部分，這可能是不可取的。現在， 內核的數據塊可以在這一選擇的集中收回，從這降低了由系統中的 內核所經歷的平均存儲器延遲。

鑒于以上所述，需要用于計算系統的存儲器中的數據分配的 高效的方法和機制。

發明簡要概述

設想了用于計算系統共享高速緩沖存儲器中的數據分配的系 統和方法。在一實施方式中，計算系統包括一或多個處理器內核以 及共享的集關聯緩存。共享緩存的每一個緩存通路都可被多個源訪 問，其中多個源被配置為生成存儲器請求。共享緩存控制器被配置 為基于接收到的存儲器請求的對應源啟用或禁用分別給每一個緩 存通路的緩存填充行分配。多個源的每一個源可以是下面中的至少 一個：處理器內核、圖形處理單元(GPU)和輸入/輸出(I/O)設 備。

一或多個配置和狀態寄存器(CSR)被耦合到共享緩存控制 器，用于存儲用來啟用和禁用分別給每一個共享緩存通路的所述分 配的編碼值。在CSR中的存儲值的編程可使得每一個共享緩存通路 在只有一或多個預選源的緩存未命中之后可分配。因此，諸如I/O 設備之類的特定的第一源對在緩存未命中之后的特定的緩存通路 可能沒有分配可用性，以避免諸如處理器內核之類的第二源的數據 的不期望的逐出。通過改變在一或多個CSR中的存儲值控制共享緩 存通路的分配可用性也可以用于在掉電序列期間在共享緩存繼續 運行的同時創建共享緩存內的偽RAM結構和逐步減少共享緩存的 大小。

參考下面的說明和附圖，這些實施方式以及其它實施方式將 變得明顯。

附圖說明

圖1是說明計算系統的一種實施方式的總體框圖。

圖2是說明典范處理節點的一種實施方式的總體框圖。