[發明專利]具有掃描測試支持的低功率雙邊沿觸發存儲單元及其時鐘門控電路

無效

• 申請號: 201080013673.0
• 申請日: 2010-03-15
• 公開（公告）號: CN102362432A
• 公開（公告）日: 2012-02-22
• 發明（設計）人: 雅各布·薩林
• 申請（專利權）人: 奧迪康有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/037
• 代理公司: 北京金信立方知識產權代理有限公司 11225
• 代理人: 黃威;王智

1.一種存儲單元(1)，具有數據輸出端子(3)、時鐘端子(4)、脈沖發 生器(5)、存儲元件(6)和輸入電路(10)，存儲元件(6)具有存儲輸入(7) 和存儲輸出(9)，連接存儲輸入(7)以從輸入電路(10)接收數據輸入信號 (DIN)，連接存儲輸出(9)以將數據輸出信號(DOUT)提供給數據輸出端 子(3)，響應于從脈沖發生器(5)接收的存儲控制信號(SC)存儲元件(6) 可操作于數據保持狀態和數據轉移狀態中的一個，連接脈沖發生器(5)以從 時鐘端子(4)接收具有時鐘信號上升沿和下降沿(13、14)的時鐘信號(CK)， 并且脈沖發生器(5)用于提供存儲控制信號(SC)中的控制脈沖(15、16)， 每個控制脈沖(15、16)具有前沿(17)和后沿(18)，控制脈沖(15、16) 具有適于在控制脈沖的前沿(17)上調用數據轉移狀態的極性，其中，每個控 制脈沖(15、16)是上升沿控制脈沖(15)和下降沿控制脈沖(16)中的一個， 并且其中脈沖發生器(5)當接收時鐘信號上升沿(13)時用于啟動上升沿控 制脈沖(15)，并且當接收時鐘信號下降沿(15)時用于啟動下降沿控制脈沖 (16)。

2.根據權利要求1所述的存儲單元，其中，存儲元件(6)用于響應于存 儲控制信號(SC)的轉換(17、18)臨時地調用數據轉移狀態。

3.根據權利要求1所述的存儲單元，其中，當存儲控制信號(SC)具有 第一邏輯電平時，存儲元件(6)處于數據保持狀態，以及當存儲控制信號(SC) 具有第二邏輯電平時，存儲元件(6)處于數據轉移狀態，其中第二邏輯電平 是第一邏輯電平的非。

4.根據前述權利要求中任一項所述的存儲單元，其中，脈沖發生器(5) 被連接以接收數據輸出信號(DOUT)以及數據輸入信號(DIN)，并且當數據 輸出信號(DOUT)的邏輯電平與數據輸入信號(DIN)的邏輯電平具有預定 關系時，脈沖發生器(5)用于終止被啟動的控制脈沖(15、16)。

5.根據前述權利要求中任一項所述的存儲單元，其中，脈沖發生器(5) 被連接以接收數據輸出信號(DOUT)以及數據輸入信號(DIN)，并且當數據 輸出信號(DOUT)的邏輯電平與數據輸入信號(DIN)的邏輯電平具有預定 關系時，脈沖發生器(5)用于禁止控制脈沖(15、16)的啟動。

6.根據前述權利要求中任一項所述的存儲單元，其中脈沖發生器(5)包 括邏輯電路(36、45)，被連接以接收時鐘信號(CK)、數據輸出信號(DOUT) 以及數據輸入信號(DIN)，邏輯電路(36、45)被用于提供門控的時鐘信號 (GCK)，門控的時鐘信號(GCK)是時鐘信號(CK)的拷貝或反相的拷貝， 當數據輸出信號(DOUT)的邏輯電平與數據輸入信號(DIN)的邏輯電平具 有預定關系時，邏輯電路(36、45)還適于空閑門控的時鐘信號(GCK)。

7.根據前述權利要求中任一項所述的存儲單元，其中，存儲單元(1)還 具有數據輸入端子(2)、測試輸入端子(20)和測試控制端子(21)，輸入電 路(10)包括開關(24)，開關(24)響應于從測試控制端子(21)接收的測 試控制信號將數據輸入端子(2)和測試輸入端子(20)中的一個連接至存儲 輸入(7)。

8.根據前述權利要求中任一項所述的存儲單元，其中，存儲單元(1)還 具有第一觸發器控制端子(22、23)，脈沖發生器(5)還具有第一觸發器控制 輸入(26、27)，第一觸發器控制輸入(26、27)被連接以從第一觸發器控制 端子(22、23)接收第一觸發器控制信號(TCR、TCF)，脈沖發生器(5)還 被用于響應于第一觸發器控制信號(TCR、TCF)選擇性地使能或禁止上升沿 控制脈沖(15)和下降沿控制脈沖(16)中一個的啟動。