[發(fā)明專利]具有電流控制器和降低的功率需求的存儲(chǔ)器結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201080008132.9
• 申請(qǐng)日: 2010-02-16
• 公開（公告）號(hào): CN102318008A
• 公開（公告）日: 2012-01-11
• 發(fā)明（設(shè)計(jì)）人: 約翰·林奇
• 申請(qǐng)（專利權(quán)）人: 約翰·林奇
• 主分類號(hào): G11C11/4074
• 分類號(hào): G11C11/4074;G11C11/4094
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 余剛;吳孟秋

1.一種存儲(chǔ)器結(jié)構(gòu)，包括：至少一個(gè)存儲(chǔ)器位元和其電壓由來自電流控制器的電流控制和改變的至少一條讀取位線；其中，所述至少一個(gè)存儲(chǔ)器位元中的每個(gè)都包括存儲(chǔ)機(jī)構(gòu)、受控電流源以及讀取開關(guān)；其中，所述受控電流源通過所述讀取開關(guān)電連接至所述至少一條讀取位線中的一條，并且來自所述電流控制器的所述電流流過所述受控電流源；其中，所述電流等于作為所述存儲(chǔ)機(jī)構(gòu)上的存儲(chǔ)電壓和來自送往所述電流控制器的基準(zhǔn)電壓輸入的基準(zhǔn)電壓之間的差的差分函數(shù)的量。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述至少一條讀取位線中的每條都具有讀取位線信號(hào)和寄生電容，所述存儲(chǔ)機(jī)構(gòu)具有存儲(chǔ)電容，其中，所述讀取位線信號(hào)不依賴于所述寄生電容與所述存儲(chǔ)機(jī)構(gòu)的所述存儲(chǔ)電容的比率。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述基準(zhǔn)電壓可變化而不固定。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述存儲(chǔ)器結(jié)構(gòu)進(jìn)一步包括基準(zhǔn)發(fā)生器，并且所述基準(zhǔn)電壓可以由所述基準(zhǔn)發(fā)生器改變。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述電流控制器包括源跟隨器配置的基準(zhǔn)晶體管。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述基準(zhǔn)晶體管具有由單位增益配置的運(yùn)算放大器所緩沖的基準(zhǔn)晶體管輸出。

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述基準(zhǔn)電壓具有多個(gè)預(yù)定基準(zhǔn)值，其中，所述基準(zhǔn)電壓一次具有所述多個(gè)預(yù)定基準(zhǔn)中的一個(gè)且僅有一個(gè)。

8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述存儲(chǔ)電壓具有表示BASE4值的值。

9.根據(jù)權(quán)利要求7所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述基準(zhǔn)電壓以成序列的所述基準(zhǔn)電壓的形式提供，使得一次施加所述多個(gè)預(yù)定基準(zhǔn)值中的一個(gè)且僅有一個(gè)，從而當(dāng)所述基準(zhǔn)電壓被排序并與所述至少一個(gè)存儲(chǔ)器位元的所述存儲(chǔ)機(jī)構(gòu)上的所述存儲(chǔ)電壓比較時(shí)，使用算法來監(jiān)測(cè)所述至少一條讀取位線的讀取位線電壓變化。

10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述存儲(chǔ)器結(jié)構(gòu)進(jìn)一步包括序列控制器，所述序列控制器將數(shù)字信號(hào)提供到將所述數(shù)字信號(hào)轉(zhuǎn)換成所述基準(zhǔn)電壓的數(shù)字模擬轉(zhuǎn)換器。

11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器結(jié)構(gòu)，進(jìn)一步包括：

至少一個(gè)位線放大器，將所述至少一條讀取位線上的所述讀取位線電壓變化變換成輸出到不同于所述至少一條讀取位線的線上的二進(jìn)制值，其中，所述至少一個(gè)位線放大器的位線放大器輸出是所述差分函數(shù)的放大器函數(shù)；以及

狀態(tài)機(jī)，控制所述基準(zhǔn)電壓的基準(zhǔn)變化并評(píng)估所述至少一個(gè)位線放大器的所述位線放大器輸出，以在所述基準(zhǔn)電壓以所述基準(zhǔn)電壓的所述序列提供并與所述存儲(chǔ)機(jī)構(gòu)上的所述存儲(chǔ)電壓比較時(shí)，通過使用所述算法監(jiān)測(cè)所述讀取位線的電壓變化來確定所述存儲(chǔ)機(jī)構(gòu)上存儲(chǔ)的電壓值。

12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述存儲(chǔ)器結(jié)構(gòu)進(jìn)一步包括提供鉗位電壓的鉗位電壓源和至少兩條讀取位線，其中，所述至少一個(gè)位線放大器在所述至少兩條讀取位線中的兩條之間共享，并且包括對(duì)所述至少兩條讀取位線中的所述兩條中的每條的讀取位線電壓之間的位線差進(jìn)行操作的差分位線放大器；其中，所述至少兩條讀取位線的所述兩條中的每條都具有有效的第一讀取位線和無效的第二讀取位線，其中，無效的所述第二讀取位線被鉗位在所述鉗位電壓，并且對(duì)于所述至少兩條讀取位線中的所述兩條中的每條，一次讀取所述至少一個(gè)存儲(chǔ)器位元中的一個(gè)且僅有一個(gè)。

13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器結(jié)構(gòu)，其中，所述至少一個(gè)位線放大器包括：

具有交叉耦接的一對(duì)NMOS晶體管的鎖存器；

對(duì)所述鎖存器的狀態(tài)進(jìn)行初始化的一對(duì)開關(guān)；

來自所述至少兩條讀取位線中的所述兩條的一對(duì)輸入；

根據(jù)所述位線差的輸入差分函數(shù)來改變所述鎖存器的所述狀態(tài)的一對(duì)鎖存器電流源，其中，所述位線差是所述一對(duì)輸入的每個(gè)上的放大器輸入電壓之間的差；以及

反轉(zhuǎn)所述一對(duì)NMOS晶體管中的每個(gè)的漏極的一對(duì)反相器，其中，所述一對(duì)反相器中的每個(gè)反相器輸出不同于所述至少兩條讀取位線中的所述兩條，并從所述鎖存器的所述狀態(tài)得到其值，使得當(dāng)所述輸入差分函數(shù)達(dá)到預(yù)定閾值時(shí)，所述鎖存器的所述狀態(tài)改變，并且當(dāng)所述輸入差分函數(shù)小于所述預(yù)定閾值時(shí)，所述鎖存器的所述狀態(tài)不變。