[發明專利]使用同步整流方式的比較器方式DC-DC 轉換器

有效

• 申請號: 201080007123.8
• 申請日: 2010-01-06
• 公開（公告）號: CN102308463A
• 公開（公告）日: 2012-01-04
• 發明（設計）人: 蜂谷尚悟;竹村興
• 申請（專利權）人: 哉英電子股份有限公司
• 主分類號: H02M3/155
• 分類號: H02M3/155
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;朱麗娟

1.一種使用同步整流方式的比較器方式DC-DC轉換器，其具備：

電壓變換部，其具有開關元件，通過根據控制信號來控制該開關元件，從而生成將輸入電壓進行了電壓變換后的輸出電壓；和

控制部，其生成用于使上述電壓變換部的上述輸出電壓穩定的上述控制信號，

上述控制部具有：

比較器，其檢測上述電壓變換部的上述輸出電壓小于基準電壓的情況；

觸發信號生成部，其在接收到最小截止時間信號之后、接收到來自上述比較器的輸出信號時，生成觸發信號；

DLL部，其生成使基準時鐘延遲了基準延遲量的基準延遲時鐘，并且生成具有與該基準延遲量對應的值的基準延遲信號；

延遲部，其根據來自上述DLL部的上述基準延遲信號，生成相對于來自上述觸發信號生成部的上述觸發信號延遲了預定延遲量的觸發延遲信號、相對于該觸發延遲信號延遲了對應于所期望的第1空檔時間的延遲量的第1空檔時間延遲信號、相對于該第1空檔時間延遲信號延遲了對應于所期望的導通時間的延遲量的導通時間延遲信號、相對于該導通時間延遲信號延遲了對應于所期望的第2空檔時間的延遲量的第2空檔時間延遲信號、及相對于該第2空檔時間延遲信號延遲了對應于所期望的最小截止時間的延遲量的最小截止時間延遲信號；和

定時控制部，其根據來自上述延遲部的上述觸發延遲信號，決定上述控制信號中的截止脈沖的結束時點，根據來自上述延遲部的上述第1空檔時間延遲信號，決定上述控制信號中的導通脈沖的開始時點，根據來自上述延遲部的上述導通時間延遲信號，決定上述導通脈沖的結束時點，根據來自上述延遲部的上述第2空檔時間延遲信號，決定上述截止脈沖的開始時點，根據來自上述延遲部的上述最小截止時間延遲信號，生成上述最小截止時間信號。

2.根據權利要求1所述的使用同步整流方式的比較器方式DC-DC轉換器，其中，

上述DLL部具有：

DLL基準部，其生成使上述基準時鐘延遲了上述基準延遲量后的上述基準延遲時鐘；

DLL延遲部，其生成根據上述基準延遲信號使上述基準時鐘延遲后的DLL延遲時鐘；和

DLL比較部，其生成具有與上述基準延遲時鐘的相位和上述DLL延遲時鐘的相位之差對應的值的上述基準延遲信號，

上述DLL部生成上述基準延遲信號，使得上述DLL延遲時鐘的相位與上述基準延遲時鐘的相位一致，由此生成具有對應于上述基準延遲量的值的上述基準延遲信號。

3.根據權利要求1所述的使用同步整流方式的比較器方式DC-DC轉換器，其中，

上述延遲部具有：

延遲用延遲部，其根據來自上述DLL部的上述基準延遲信號，由來自上述觸發信號生成部的上述觸發信號生成具有不同延遲量的多個延遲用延遲時鐘；和

計數器部，其生成將來自上述延遲用延遲部的上述多個延遲用延遲時鐘進行分頻后的分頻時鐘，

上述延遲部根據上述多個延遲用延遲時鐘及上述分頻時鐘，決定上述觸發延遲信號、上述第1空檔時間延遲信號、上述導通時間延遲信號、上述第2空檔時間延遲信號及上述最小截止時間延遲信號。

4.根據權利要求1所述的使用同步整流方式的比較器方式DC-DC轉換器，其中，

上述定時控制部具有：

截止脈沖結束用比較部，其根據來自上述延遲部的上述觸發延遲信號生成表示上述控制信號中的上述截止脈沖的結束時點的截止脈沖結束信號；

導通脈沖開始用比較部，其根據來自上述延遲部的上述第1空檔時間延遲信號生成表示上述控制信號中的上述導通脈沖的開始時點的導通脈沖開始信號；

導通脈沖結束用比較部，其根據來自上述延遲部的上述導通時間延遲信號生成表示上述導通脈沖的結束時點的導通脈沖結束信號；

截止脈沖開始用比較部，其根據來自上述延遲部的上述第2空檔時間延遲信號而生成表示上述截止脈沖的開始時點的截止脈沖開始信號；

最小截止時間用比較部，其根據來自上述延遲部的上述最小截止時間延遲信號生成上述最小截止時間信號；

導通脈沖用邏輯運算部，其通過執行上述導通脈沖開始信號和上述導通脈沖結束信號的邏輯運算，生成上述控制信號中的上述導通脈沖；和

截止脈沖用邏輯運算部，其通過執行上述截止脈沖結束信號和上述截止脈沖開始信號的邏輯運算，生成上述控制信號中的上述截止脈沖。