[發(fā)明專利]存儲(chǔ)器裝置功率管理器及其方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201080005310.2
• 申請(qǐng)日: 2010-01-22
• 公開(kāi)（公告）號(hào): CN102292715A
• 公開(kāi)（公告）日: 2011-12-21
• 發(fā)明（設(shè)計(jì)）人: 喬·M·杰德羅
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F11/30;G06F12/00;H01L21/00
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻(xiàn)濤

相關(guān)申請(qǐng)案交叉參考

本專利申請(qǐng)案主張2009年1月23日提出申請(qǐng)的第12/359,039號(hào)美國(guó)申請(qǐng)案的優(yōu)先權(quán)權(quán)益，所述美國(guó)申請(qǐng)案以引用的方式并入本文中。

技術(shù)領(lǐng)域

本文中所描述的各種實(shí)施例涉及與半導(dǎo)體存儲(chǔ)器相關(guān)聯(lián)的設(shè)備、系統(tǒng)及方法。

背景技術(shù)

微處理器技術(shù)已以比半導(dǎo)體存儲(chǔ)器技術(shù)的速率快的速率演變。因此，現(xiàn)代主機(jī)處理器與半導(dǎo)體存儲(chǔ)器子系統(tǒng)之間通常存在性能的不匹配，所述處理器配接到所述半導(dǎo)體存儲(chǔ)器子系統(tǒng)以接收指令及數(shù)據(jù)。舉例來(lái)說(shuō)，據(jù)估計(jì)，一些高端服務(wù)器閑置四分之三時(shí)鐘來(lái)等待對(duì)存儲(chǔ)器請(qǐng)求的響應(yīng)。

另外，隨著處理器核心及線程的數(shù)目繼續(xù)增加，軟件應(yīng)用程序及操作系統(tǒng)技術(shù)的演變已增加了對(duì)較高密度存儲(chǔ)器子系統(tǒng)的需求。然而，當(dāng)前技術(shù)的存儲(chǔ)器子系統(tǒng)通常表示性能與密度之間的折衷。較高帶寬可限制在不超過(guò)聯(lián)合電子裝置工程委員會(huì)(JEDEC)電氣規(guī)范的情況下可連接于系統(tǒng)中的存儲(chǔ)器卡或存儲(chǔ)器模塊的數(shù)目。

已提出對(duì)JEDEC接口標(biāo)準(zhǔn)(例如，雙倍數(shù)據(jù)速率(DDR)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM))的擴(kuò)展，但關(guān)于未來(lái)所預(yù)期存儲(chǔ)器帶寬及密度通常可發(fā)現(xiàn)其不足。缺點(diǎn)包含缺少存儲(chǔ)器功率優(yōu)化及主機(jī)處理器與存儲(chǔ)器子系統(tǒng)之間的接口的唯一性。隨著處理器及/或存儲(chǔ)器技術(shù)的改變，后一缺點(diǎn)可導(dǎo)致對(duì)重新設(shè)計(jì)所述接口的需要。

附圖說(shuō)明

圖1展示根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器系統(tǒng)的框圖。

圖2展示根據(jù)本發(fā)明的實(shí)施例的具有邏輯裸片的堆疊式裸片3D存儲(chǔ)器的剖切概念圖。

圖3展示根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器庫(kù)控制器及相關(guān)聯(lián)模塊的框圖。

圖4A展示根據(jù)本發(fā)明的實(shí)施例的操作存儲(chǔ)器裝置的方法。

圖4B展示根據(jù)本發(fā)明的實(shí)施例的操作存儲(chǔ)器裝置的另一方法。

圖5展示根據(jù)本發(fā)明的實(shí)施例的信息處置系統(tǒng)的框圖。

具體實(shí)施方式

在本發(fā)明的以下詳細(xì)說(shuō)明中，參考形成本發(fā)明的一部分且其中以圖解說(shuō)明方式展示其中可實(shí)踐本發(fā)明的特定實(shí)施例的附圖。充分詳細(xì)地描述這些實(shí)施例旨在使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。可利用其它實(shí)施例且可做出結(jié)構(gòu)、邏輯及電改變。

圖1包含根據(jù)本發(fā)明的各種實(shí)例性實(shí)施例的存儲(chǔ)器裝置100的框圖。存儲(chǔ)器裝置100操作以在一個(gè)或一個(gè)以上始發(fā)裝置及/或目的地裝置(例如，一個(gè)或一個(gè)以上處理器)與堆疊式陣列存儲(chǔ)器“庫(kù)”110集合之間大致同時(shí)傳送多個(gè)傳出及/或傳入命令流、地址流及/或數(shù)據(jù)流。可產(chǎn)生增加的存儲(chǔ)器系統(tǒng)密度、帶寬、平行性及可縮放性。

多裸片存儲(chǔ)器陣列實(shí)施例聚合在先前設(shè)計(jì)中通常位于每一個(gè)別存儲(chǔ)器陣列裸片上的控制邏輯。在本發(fā)明中稱為存儲(chǔ)器庫(kù)的堆疊式裸片群組的子區(qū)段展示為圖1中的實(shí)例性庫(kù)110且展示為圖2中的實(shí)例性庫(kù)230。在所圖解說(shuō)明的實(shí)例中所展示的存儲(chǔ)器庫(kù)共享共用控制邏輯。存儲(chǔ)器庫(kù)架構(gòu)戰(zhàn)略性地分割存儲(chǔ)器控制邏輯以增加能量效率同時(shí)提供已通電存儲(chǔ)器組的較細(xì)粒度。所展示的實(shí)施例還實(shí)現(xiàn)標(biāo)準(zhǔn)化的主機(jī)處理器到存儲(chǔ)器系統(tǒng)接口。隨著存儲(chǔ)器技術(shù)演變，所述標(biāo)準(zhǔn)化接口可減少重新設(shè)計(jì)循環(huán)次數(shù)。

圖2是根據(jù)各種實(shí)例性實(shí)施例與邏輯裸片202堆疊在一起以形成存儲(chǔ)器裝置100的堆疊式裸片3D存儲(chǔ)器陣列200的剖切概念圖。存儲(chǔ)器裝置100并入有產(chǎn)生堆疊式裸片3D存儲(chǔ)器陣列200的一個(gè)或一個(gè)以上存儲(chǔ)器陣列203堆疊。將多個(gè)存儲(chǔ)器陣列(例如，存儲(chǔ)器陣列203)制作到多個(gè)裸片中的每一者(例如，裸片204)上。接著堆疊所述存儲(chǔ)器陣列裸片以形成堆疊式裸片3D存儲(chǔ)器陣列200。

將所述堆疊中的每一裸片劃分成多個(gè)“瓦片”(例如，與堆疊式裸片204相關(guān)聯(lián)的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一個(gè)或一個(gè)以上存儲(chǔ)器陣列203。存儲(chǔ)器陣列203并不限于任一特定存儲(chǔ)器技術(shù)且可包含動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、快閃存儲(chǔ)器等。

堆疊式存儲(chǔ)器陣列瓦片集合208可包含來(lái)自所述堆疊式裸片中的每一者的單個(gè)瓦片(例如，瓦片212B、212C及212D，其中基底瓦片在圖1中被隱藏而看不到)。電力、地址及/或數(shù)據(jù)以及類似共用信號(hào)可沿“Z”維度220在傳導(dǎo)路徑(例如，傳導(dǎo)路徑224)(例如，“穿晶片互連件”(TWI))上橫越堆疊式瓦片集合208。注意，TWI未必需要完全穿過(guò)特定晶片或裸片。