[實(shí)用新型]一種測(cè)試數(shù)據(jù)傳輸系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201020688507.8
• 申請(qǐng)日: 2010-12-29
• 公開（公告）號(hào): CN202133754U
• 公開（公告）日: 2012-02-01
• 發(fā)明（設(shè)計(jì)）人: 曹晶
• 申請(qǐng)（專利權(quán)）人: 無錫華潤(rùn)矽科微電子有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28;G01R31/319
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術(shù)領(lǐng)域

本實(shí)用新型屬集成電路設(shè)計(jì)領(lǐng)域，具體涉及一種測(cè)試數(shù)據(jù)傳輸系統(tǒng)。?

背景技術(shù)

由于目前很多集成電路生產(chǎn)工廠所提供的器件模型都不夠完美，那么對(duì)于集成電路設(shè)計(jì)者來講純粹依靠模擬仿真來直接設(shè)計(jì)電路存在很大的風(fēng)險(xiǎn)，所以其一般都采用邊設(shè)計(jì)流片邊改進(jìn)的方法來完成一塊集成電路的設(shè)計(jì)。?

所以在任何一次改進(jìn)之前，設(shè)計(jì)者必須對(duì)所設(shè)計(jì)的前次樣品進(jìn)行較準(zhǔn)確的信息提取，由此判定出需要改進(jìn)的地方及其改進(jìn)的量度。那么電路芯片內(nèi)信息提取的精細(xì)度和準(zhǔn)確性將影響再次改進(jìn)后的效果和需改進(jìn)的次數(shù)，從而影響整個(gè)集成電路的設(shè)計(jì)周期。所以可以說一個(gè)集成電路所采用的可測(cè)性設(shè)計(jì)方法的好壞決定了這個(gè)電路的設(shè)計(jì)速度。?

目前國(guó)內(nèi)大部分集成電路設(shè)計(jì)者所采用的信息提取方式為在芯片表面放置壓點(diǎn)，此壓點(diǎn)一般由頂層金屬繪制，然后再刻除其上保護(hù)層，壓點(diǎn)與內(nèi)部需測(cè)試點(diǎn)相連接，然后通過在探針臺(tái)上的扎針測(cè)試其壓點(diǎn)內(nèi)部信息。由于扎針測(cè)試一般為人工手動(dòng)完成，所以內(nèi)部壓點(diǎn)的面積較大，一般為25*25um2；如果采用先進(jìn)機(jī)器輔助測(cè)試的話，其壓點(diǎn)也需要5*5um2的面積。如圖1所示，圖中的測(cè)試點(diǎn)Test1的頂層金屬面積a＝25*25um2，其上的保護(hù)層刻除區(qū)面積b＝15*15um2。這樣的壓點(diǎn)一般可以滿足人工手動(dòng)測(cè)試的需求。?

但是，事實(shí)上的集成電路芯片頂層金屬一般來說較為密集，導(dǎo)致壓點(diǎn)數(shù)量不可能很多，并且手動(dòng)測(cè)試有測(cè)試速度慢且數(shù)據(jù)不精確的問題，其帶入了較多的人為因素。所以這種做壓點(diǎn)測(cè)試的缺點(diǎn)比較明顯：(1)信息提取量受限(2)提取的信息精度不高。?

實(shí)用新型內(nèi)容

由于現(xiàn)有技術(shù)存在的上述問題，本實(shí)用新型提出一種測(cè)試數(shù)據(jù)傳輸系統(tǒng)，解決以往集成電路設(shè)計(jì)中內(nèi)部器件信息難以測(cè)試提取的問題。?

為了實(shí)現(xiàn)上述目的，本實(shí)用新型提出一種測(cè)試數(shù)據(jù)傳輸系統(tǒng)，包括依次連接的移位寄存器、譯碼器和傳輸門，以及外接時(shí)鐘控制信號(hào)的時(shí)鐘信號(hào)管腳、外接控制數(shù)據(jù)的數(shù)據(jù)輸入管腳、輸出內(nèi)部信息的數(shù)據(jù)輸出管腳，其中移位寄存器的輸入端分別與數(shù)據(jù)輸入管腳和時(shí)鐘信號(hào)管腳相連接，譯碼器的輸入端與移位寄存器的輸出端相連，譯碼器的使能端與移位寄存器的最高位輸出端相連，傳輸門的使能端與譯碼器的輸出端相連，傳輸門的一端與內(nèi)部測(cè)試點(diǎn)相連，另一端與數(shù)據(jù)輸出管腳相連。?

進(jìn)一步地，移位寄存器的工作模式為串行輸入并行輸出。移位寄存器由多個(gè)串接的D觸發(fā)器組成。譯碼器為2-4譯碼器或3-8譯碼器。傳輸門能夠雙向傳輸，當(dāng)使能端為高電位時(shí)，傳輸門兩端接通，當(dāng)使能端為低電位時(shí)，傳輸門兩端開路。傳輸門兩端接通時(shí)，可在數(shù)據(jù)輸出管腳施加電壓，并在時(shí)鐘信號(hào)管腳和數(shù)據(jù)輸入管腳讀取數(shù)據(jù)信息。從時(shí)鐘信號(hào)管腳輸入的時(shí)鐘控制信號(hào)為設(shè)定的正脈沖的矩形脈沖波形信號(hào)。從數(shù)據(jù)輸入管腳輸入的外接控制數(shù)據(jù)為設(shè)定的二進(jìn)制波形。?

本實(shí)用新型的測(cè)試數(shù)據(jù)傳輸系統(tǒng)包括一個(gè)k+1位移位寄存器、一個(gè)k-2^k譯碼器和2^k個(gè)傳輸門，連接2^k個(gè)內(nèi)部測(cè)試點(diǎn)，其中k為大于1的整數(shù)。?

本實(shí)用新型通過在集成電路芯片內(nèi)部集成一個(gè)測(cè)試數(shù)據(jù)傳輸系統(tǒng)實(shí)現(xiàn)對(duì)芯片內(nèi)部測(cè)試點(diǎn)信息的讀取。測(cè)試數(shù)據(jù)傳輸系統(tǒng)包括時(shí)鐘信號(hào)管腳、數(shù)據(jù)輸入管腳和數(shù)據(jù)輸出管腳三個(gè)I/O口，內(nèi)部信息可以通過芯片的I/O口傳遞出來，還可以通過給一個(gè)I/O口給芯片內(nèi)部強(qiáng)加信息(譬如：電壓、電流)，然后通過另外的管腳或I/O口獲取內(nèi)部信息。通過該系統(tǒng)能有效地提取芯片內(nèi)部測(cè)試?點(diǎn)的信息，相比較傳統(tǒng)的人工測(cè)試方法具有以下幾個(gè)優(yōu)點(diǎn)：?

(1)能容納更多內(nèi)部測(cè)試點(diǎn)，增加芯片內(nèi)部提取信息的完整度。?

(2)測(cè)試由軟件控制的機(jī)器完成，精確度高。?

(3)測(cè)試方法簡(jiǎn)單、速度快。?

附圖說明

圖1是現(xiàn)有集成電路芯片測(cè)試圖；?

圖2是本實(shí)用新型的系統(tǒng)框圖；?

圖3是本實(shí)用新型的移位寄存器電路圖；?

圖4是本實(shí)用新型的譯碼器電路圖；?

圖5是本實(shí)用新型的傳輸門電路圖；?

圖6是本實(shí)用新型的32個(gè)測(cè)試點(diǎn)的系統(tǒng)框圖；?

圖7是測(cè)試點(diǎn)時(shí)鐘數(shù)據(jù)波形圖。?

具體實(shí)施方式

現(xiàn)結(jié)合附圖，對(duì)本實(shí)用新型的具體實(shí)施方式作進(jìn)一步的詳細(xì)說明：?