[實用新型]陣列基板及液晶顯示器

有效

• 申請號: 201020681700.9
• 申請日: 2010-12-16
• 公開（公告）號: CN202009000U
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 劉翔;薛建設;劉圣烈
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;G02F1/1362
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本實用新型涉及液晶顯示技術，尤其涉及一種陣列基板及液晶顯示器。

背景技術

液晶顯示器是目前常用的平板顯示器，其中薄膜晶體管液晶顯示器(Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD)由于具有體積小、功耗低、無輻射等優點，而成為液晶顯示器中的主流產品。通常TFT-LCD包括液晶面板、驅動電路和背光源。液晶面板是TFT-LCD中的主要部件，由陣列基板和彩膜基板對盒而成，其間填充有液晶層；通過控制驅動電路提供的電壓使液晶分子有序發生偏轉，產生光的明暗變化，其中電壓的控制是由薄膜晶體管完成的。

現有陣列基板的結構包括：襯底基板，襯底基板上形成有縱橫交叉的數據線和柵線，數據線和柵線圍設形成矩陣形式排列的像素單元；每個像素單元包括TFT開關和像素電極；TFT開關包括柵電極、源電極、漏電極和有源層；柵電極連接柵線，源電極連接數據線，漏電極連接像素電極，有源層形成在源電極和漏電極與柵電極之間。其中，數據線、柵線、TFT開關的柵電極、源電極、漏電極和有源層，以及像素電極可統稱為導電圖案。為保持各導電圖案的絕緣，可將同層設置的導電圖案間隔設置，或通過絕緣層間隔異層設置導電圖案，例如，柵線和柵電極上覆蓋柵極絕緣層，與TFT開關和數據線保持絕緣；TFT開關和數據線上覆蓋有鈍化層，與像素電極保持絕緣，像素電極可通過鈍化層過孔與漏電極相連。

上述陣列基板的結構是通過若干次薄膜沉積和光刻工藝形成圖案來完成?的，一次光刻工藝形成一層圖案。要形成一層圖案，首先要在襯底基板上沉積一層薄膜；然后在薄膜表面涂覆一層光敏材料，通過掩膜板對光敏材料進行曝光顯影；然后通過光刻工藝進行刻蝕形成最終圖案；最后，將光敏感材料剝離，并形成下一層薄膜圖案。其中，每一層圖案都要在精確的位置準確的罩在另一層圖案上；每層圖案可以具有相同或不同的材料，且厚度一般為幾百納米到幾個微米。

通常，在陣列基板的制造過程中所用掩膜板的數量和次數越少，生產效率越高，生產成本就越低。目前，陣列基板的制作工藝已經由原來的七次光刻工藝發展到四次光刻工藝，甚至還有少數廠商已經開始使用三次光刻工藝。其中，為了減少光刻工藝的次數，一般采用半色調或灰色調掩膜板，通過一次光刻工藝同時形成包括多個結構的圖案。而通過一次光刻工藝將透明像素電極與其他圖案層一次成型是比較常見的工藝，例如通過一次光刻工藝同時形成透明像素電極和柵電極，或者同時形成透明像素電極和源電極與漏電極等。

上述一次光刻工藝同時形成透明像素電極和柵電極，或透明像素電極和源電極與漏電極的過程一般是先沉積透明像素薄膜，然后在透明像素薄膜上直接沉積柵金屬薄膜或者源漏金屬薄膜；在上述薄膜上涂覆光刻膠，并經曝光顯影形成光刻膠圖案；接下來，進行刻蝕、灰化以及再刻蝕操作，并最終形成包括透明像素電極和柵電極，或者包括透明像素電極和源電極與漏電極的圖案。通常，業界會選擇透光性較好的氧化銦錫(Indium?Tin?Oxides；簡稱為：ITO)作為透明像素電極。根據ITO的制作工藝，ITO可分為非晶ITO和多晶ITO。而由于非晶ITO可以在常溫下制作，且具有制作工藝簡單、刻蝕速度快、生產效率高等優點而被廣泛采用。

但是，在上述刻蝕過程中的高溫工藝或者退火工藝的作用下，非晶ITO會轉變成多晶ITO，透明像素薄膜的應力也會由非晶ITO的壓應力變為多晶ITO的張應力。透明像素薄膜應力的改變往往會導致與相鄰薄膜間產生縫隙，?即透明像素薄膜和柵金屬薄膜間，或者透明像素薄膜和源漏金屬薄膜間會產生縫隙，使柵金屬薄膜或源漏金屬薄膜與透明像素薄膜的粘附性變差，使最終形成的柵線、柵電極或源電極、漏電極易發生脫落，產生TFT的不良。

實用新型內容

本實用新型提供一種陣列基板及液晶顯示器，以解決現有陣列基板中因制造過程中柵金屬薄膜或源漏金屬薄膜與透明像素薄膜間產生縫隙而導致的柵線、柵電極或源電極、漏電極易發生脫落的問題，以提高陣列基板的性能。

本實用新型提供一種陣列基板，包括襯底基板，所述襯底基板上形成有導電圖案和絕緣層，所述絕緣層至少包括：

像素薄膜緩沖層，形成于像素電極和與所述像素電極相鄰的導電圖案之間。

如上所述陣列基板，其中，所述導電圖案和絕緣層還包括：所述像素電極與柵線和柵電極；所述像素薄膜緩沖層，形成于所述像素電極與所述柵線和柵電極之間。